相 關(guān) 資 源

• 基于FPGA的高速高階FIR濾波器設(shè)計免費下載

  資源簡介：　　隨著雷達、圖像、通信等領(lǐng)域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求高速的數(shù)字信號處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實時數(shù)字信號處理的器件有ASIC、可編程的數(shù)字信號處理芯片、FPGA，等等。　　本文研究了時域FPGA上實現(xiàn)高速高階FIR...

  標簽： FPGA FIR 濾波器設(shè)計

  上傳時間： 2013-07-18

  上傳用戶：yt1993410

• 基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設(shè)計講解免費下載

  資源簡介：該文檔為基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設(shè)計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA 數(shù)據(jù)采集

  上傳時間： 2021-12-22

  上傳用戶：

• 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)詳細設(shè)計免費下載

  資源簡介：該文檔為基于FPGA的高速數(shù)據(jù)采集系統(tǒng)詳細設(shè)計概述文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA 數(shù)據(jù)采集

  上傳時間： 2021-12-26

  上傳用戶：

• 基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計免費下載

  資源簡介：基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設(shè)計

  標簽： FPGA 圖像數(shù)據(jù)采集 系統(tǒng)設(shè)計

  上傳時間： 2014-12-26

  上傳用戶：devin_zhong

• 基于FPGA的高速FIR數(shù)字濾波器設(shè)計.rar免費下載

  資源簡介：本論文設(shè)計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的...

  標簽： FPGA FIR 數(shù)字

  上傳時間： 2013-05-24

  上傳用戶：qiaoyue

• 基于FPGA的高速FIR數(shù)字濾波器設(shè)計免費下載

  資源簡介：本論文設(shè)計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的...

  標簽： FPGA FIR 數(shù)字 濾波器設(shè)計

  上傳時間： 2013-07-15

  上傳用戶：lanwei

• 基于FPGA的可調(diào)參數(shù)FIR濾波系統(tǒng).rar免費下載

  資源簡介：現(xiàn)代電子系統(tǒng)中，F(xiàn)IR數(shù)字濾波器作為數(shù)字信號處理技術(shù)的重要組成部分，以其良好的線性特性在許多領(lǐng)域內(nèi)被廣泛的應(yīng)用。在工程實踐中，往往要求信號處理具有實時性和靈活性，而已有的一些軟件和硬件實現(xiàn)方式則難以同時達到這兩方面的要求。 隨著可編程邏輯器件和...

  標簽： FPGA FIR 參數(shù)

  上傳時間： 2013-07-26

  上傳用戶：KSLYZ

• 基于FPGA的調(diào)頻高斯濾波器介紹了用FPGA實現(xiàn)的調(diào)頻高斯濾波器。免費下載

  資源簡介：基于FPGA的調(diào)頻高斯濾波器介紹了用FPGA實現(xiàn)的調(diào)頻高斯濾波器。

  標簽： FPGA 調(diào)頻 濾波器 高斯

  上傳時間： 2014-01-04

  上傳用戶：許小華

• 基于FPGA的高速圖像處理系統(tǒng)的研究免費下載

  資源簡介：現(xiàn)代自動化生產(chǎn)技術(shù)迅猛發(fā)展,對保證其產(chǎn)品質(zhì)量的檢測技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計算機視覺理論基礎(chǔ)上發(fā)展起來的視覺檢測技術(shù)以其高精度、非接觸、自動化程度高等優(yōu)點滿足了現(xiàn)代生產(chǎn)過程在線檢測的要求,逐漸...

  標簽： FPGA 高速圖像處理

  上傳時間： 2013-04-24

  上傳用戶：tb_6877751

• 基于FPGA的高速FFT處理器的設(shè)計與實現(xiàn)免費下載

  資源簡介：基于FPGA的高速FFT處理器的設(shè)計與實現(xiàn)

  標簽： FPGA FFT 處理器

  上傳時間： 2013-08-07

  上傳用戶：asdkin

• 基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)免費下載

  資源簡介：基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)

  標簽： FPGA 高速圖像采集 視覺檢測

  上傳時間： 2013-08-28

  上傳用戶：Shaikh

• 基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計免費下載

  資源簡介：文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求，我們采用了硬件報警，缺陷...

  標簽： FPGA 八通道 超聲探傷 系統(tǒng)設(shè)計

  上傳時間： 2013-11-07

  上傳用戶：xaijhqx

• 基于FPGA的高速大容量FLASH存儲免費下載

  資源簡介：該文檔為基于FPGA的高速大容量FLASH存儲總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA

  上傳時間： 2022-04-22

  上傳用戶：

• 基于FPGA的高速數(shù)據(jù)采集系統(tǒng)研制總結(jié)免費下載

  資源簡介：該文檔為基于FPGA的高速數(shù)據(jù)采集系統(tǒng)研制總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA

  上傳時間： 2022-04-27

  上傳用戶：20125101110

• 基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計免費下載

  資源簡介：文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求，我們采用了硬件報警，缺陷...

  標簽： FPGA 八通道 超聲探傷 系統(tǒng)設(shè)計

  上傳時間： 2013-10-13

  上傳用戶：1421706030

• 三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計文檔： 1、Viterbi譯碼器的FPGA設(shè)計實現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計.pdf 3、基于FPGA的高速并行Vit免費下載

  資源簡介：三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設(shè)計文檔： 1、Viterbi譯碼器的FPGA設(shè)計實現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設(shè)計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設(shè)計與實現(xiàn).pdf

  標簽： Viterbi FPGA Vit

  上傳時間： 2013-11-27

  上傳用戶：邶刖

• 基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)免費下載

  資源簡介：基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)

  標簽： FPGA 高速圖像采集 視覺檢測

  上傳時間： 2015-12-08

  上傳用戶：ommshaggar

• 論文基于FPGA的高速實時FFT處理器設(shè)計免費下載

  資源簡介：論文基于FPGA的高速實時FFT處理器設(shè)計，給出了詳細的設(shè)計流程！

  標簽： FPGA FFT 論文 處理器

  上傳時間： 2014-01-04

  上傳用戶：zm7516678

• Design of High Speed Multichannel Data Gathering System Based on FPGA基于FPGA的高速多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計免費下載

  資源簡介：Design of High Speed Multichannel Data Gathering System Based on FPGA基于FPGA的高速多通道數(shù)據(jù)采集系統(tǒng)的設(shè)計

  標簽： FPGA Multichannel Gathering Design

  上傳時間： 2016-10-10

  上傳用戶：chenbhdt

• 基于FPGA的高速FFT處理器的設(shè)計與實現(xiàn)免費下載

  資源簡介：基于FPGA的高速FFT處理器的設(shè)計與實現(xiàn)

  標簽： FPGA FFT 處理器

  上傳時間： 2013-12-26

  上傳用戶：1583060504

• 基于FPGA的高速異步FIFO的設(shè)計與實現(xiàn)免費下載

  資源簡介：基于FPGA的高速異步FIFO的設(shè)計與實現(xiàn)? ??

  標簽： FPGA 高速異步fifo

  上傳時間： 2022-07-10

  上傳用戶：zhanglei193

• 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計免費下載

  資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想

  標簽： FPGA 全數(shù)字 鎖相環(huán)

  上傳時間： 2013-08-13

  上傳用戶：fqscfqj

• 基于FPGA 的單精度浮點數(shù)乘法器設(shè)計免費下載

  資源簡介：設(shè)計了一個基于FPGA的單精度浮點數(shù)乘法器.設(shè)計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計在Altera DE2開發(fā)...

  標簽： FPGA 精度 浮點數(shù) 乘法器設(shè)計

  上傳時間： 2013-10-09

  上傳用戶：xjy441694216

• 基于FPGA的步進電機控制系統(tǒng)設(shè)計與實現(xiàn)免費下載

  資源簡介：該文檔為基于FPGA的步進電機控制系統(tǒng)設(shè)計與實現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： FPGA 步進電機 控制系統(tǒng)

  上傳時間： 2022-02-16

  上傳用戶：默默

• 基于FPGA的信號采集與處理系統(tǒng)設(shè)計與實現(xiàn)免費下載

  資源簡介：該文檔為基于FPGA的信號采集與處理系統(tǒng)設(shè)計與實現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………?

  標簽： FPGA 信號采集

  上傳時間： 2022-03-21

  上傳用戶：

• 基于FPGA 的單精度浮點數(shù)乘法器設(shè)計免費下載

  資源簡介：設(shè)計了一個基于FPGA的單精度浮點數(shù)乘法器.設(shè)計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設(shè)計在Altera DE2開發(fā)...

  標簽： FPGA 精度 浮點數(shù) 乘法器設(shè)計

  上傳時間： 2013-10-13

  上傳用戶：yl1140vista

• 基于FPGA的多功能數(shù)字鐘Verilog設(shè)計2007-06-17 21:06基本功能： 1．具有時、分、秒計數(shù)顯示功能（6位數(shù)碼管構(gòu)成）免費下載

  資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設(shè)計2007-06-17 21:06基本功能： 1．具有時、分、秒計數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時循環(huán)為計時基準。 2. 具有調(diào)節(jié)小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數(shù)碼管顯示閃爍提示。

  標簽： Verilog FPGA 2007 06

  上傳時間： 2016-03-10

  上傳用戶：cc1915

• 基于FPGA的全數(shù)字調(diào)制解調(diào)器設(shè)計實例免費下載

  資源簡介：基于FPGA的全數(shù)字調(diào)制解調(diào)器設(shè)計實例，包含有Matlab程序和Quartus程序

  標簽： FPGA 全數(shù)字 調(diào)制解調(diào)器 設(shè)計實例

  上傳時間： 2014-12-21

  上傳用戶：xfbs821

• 基于MAX274的有源帶通濾波器設(shè)計。有需要的朋友請下載免費下載

  資源簡介：基于MAX274的有源帶通濾波器設(shè)計。有需要的朋友請下載

  標簽： MAX 274 有源 帶通濾波器設(shè)計

  上傳時間： 2016-10-05

  上傳用戶：xzt

• 基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想免費下載

  資源簡介：基于FPGA的全數(shù)字鎖相環(huán)設(shè)計,內(nèi)有設(shè)計過程和設(shè)計思想

  標簽： FPGA 全數(shù)字 鎖相環(huán) 過程

  上傳時間： 2017-02-11

  上傳用戶：evil