ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹(shù)的電路模型,并將它作為可重構(gòu)FPGA電路的基核T<,A>;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T<,B>;以T<,B>作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T<,B>規(guī)則排列在FPGA上,通過(guò)對(duì)T<,B>的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開(kāi)發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
資源簡(jiǎn)介：ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一...
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
資源簡(jiǎn)介：可編程邏輯芯片特別是現(xiàn)場(chǎng)可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應(yīng)用動(dòng)態(tài)地調(diào)整結(jié)構(gòu)以獲得更好的性能，這類芯片稱為動(dòng)態(tài)可重構(gòu)FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片...
上傳時(shí)間： 2013-05-24
上傳用戶：Neoemily
資源簡(jiǎn)介：一研究員寫(xiě)的RS糾錯(cuò)編碼原理及其實(shí)現(xiàn)方法 文章詳細(xì)講解了編碼解碼的軟件實(shí)現(xiàn)方法，附有MATLAB仿真程序。是我見(jiàn)到的最經(jīng)典的講解RS編碼的文章。
上傳時(shí)間： 2014-11-18
上傳用戶：lmeeworm
資源簡(jiǎn)介：RS糾錯(cuò)編碼原理及其實(shí)現(xiàn)方法 相當(dāng)實(shí)用經(jīng)典的資源
上傳時(shí)間： 2016-09-07
上傳用戶：ynsnjs
資源簡(jiǎn)介：從實(shí)用的角度詳細(xì)介紹了RS糾錯(cuò)編碼原理及其實(shí)現(xiàn)方法
上傳時(shí)間： 2013-12-09
上傳用戶：qq521
資源簡(jiǎn)介：自從發(fā)表《RS糾錯(cuò)編碼原理及其實(shí)現(xiàn)方法》以來(lái)，收到很多初識(shí)RS編碼的讀者的來(lái)信， 大家紛紛表示這篇文章對(duì)初學(xué)者很有幫助，但同時(shí)也指出了很多不足。比如第一版的例子中都是按照碼長(zhǎng) ， 但在實(shí)際應(yīng)用中并不總是這種情況，還有就是MATLAB程序，由于作者在工...
上傳時(shí)間： 2016-12-10
上傳用戶：sssl
資源簡(jiǎn)介：RS糾錯(cuò)編碼原理及其實(shí)現(xiàn)方法[第三版] 鑒于很多讀者來(lái)信，特別是初學(xué)者對(duì)于如何求得RS生成多項(xiàng)式g[x]不是甚理解，特給出計(jì)算g[x]的MATLAB程序。
上傳時(shí)間： 2014-12-05
上傳用戶：lxm
資源簡(jiǎn)介：RS糾錯(cuò)編碼原理及其實(shí)現(xiàn)方法，核心期刊文獻(xiàn)。
上傳時(shí)間： 2013-12-25
上傳用戶：無(wú)聊來(lái)刷下
資源簡(jiǎn)介：RS糾錯(cuò)編碼原理及其實(shí)現(xiàn)方法，全面易懂，非常具體詳細(xì)。
上傳時(shí)間： 2014-01-14
上傳用戶：a673761058
資源簡(jiǎn)介：傳統(tǒng)的數(shù)控系統(tǒng)采用的大多是專用的封閉式結(jié)構(gòu)，它能提供給用戶的選擇有限，用戶無(wú)法對(duì)現(xiàn)有數(shù)控設(shè)備的功能進(jìn)行修改以滿足自己的特殊要求；各種廠商提供給用戶的操作方式各不相同，用戶在培訓(xùn)人員、設(shè)備維護(hù)等方面要投入大量的時(shí)間和資金。這些問(wèn)題嚴(yán)重阻礙了CN...
上傳時(shí)間： 2013-04-24
上傳用戶：gcs333
資源簡(jiǎn)介：顛覆未來(lái)：基于FPGA的可重構(gòu)計(jì)算機(jī)，暢想了可重構(gòu)計(jì)算機(jī)的未來(lái)
上傳時(shí)間： 2013-11-22
上傳用戶：Vici
資源簡(jiǎn)介：??? 針對(duì)調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過(guò)對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載，來(lái)實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)。這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可擴(kuò)展性，并減低了成本和功耗。該設(shè)計(jì)方...
上傳時(shí)間： 2013-11-11
上傳用戶：GeekyGeek
資源簡(jiǎn)介：針對(duì)重構(gòu)文件的大小、動(dòng)態(tài)容錯(cuò)時(shí)隙的長(zhǎng)短、實(shí)現(xiàn)的復(fù)雜性、模塊間通信方式、冗余資源的比例與布局等關(guān)鍵問(wèn)題進(jìn)行了分析。并對(duì)一些突出問(wèn)題,提出了基于算法和資源多級(jí)分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數(shù)可選擇、重構(gòu)布線可靠...
上傳時(shí)間： 2014-12-28
上傳用戶：Yue Zhong
資源簡(jiǎn)介：隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中....
上傳時(shí)間： 2013-06-08
上傳用戶：asddsd
資源簡(jiǎn)介：顛覆未來(lái)：基于FPGA的可重構(gòu)計(jì)算機(jī)，暢想了可重構(gòu)計(jì)算機(jī)的未來(lái)
上傳時(shí)間： 2013-11-22
上傳用戶：bensonlly
資源簡(jiǎn)介：??? 針對(duì)調(diào)制樣式在不同環(huán)境下的變化，采用了FPGA部分動(dòng)態(tài)可重構(gòu)的新方法，通過(guò)對(duì)不同調(diào)制樣式信號(hào)的解調(diào)模塊的動(dòng)態(tài)加載，來(lái)實(shí)現(xiàn)了不同環(huán)境下針對(duì)不同調(diào)制樣式的解調(diào)。這種方式比傳統(tǒng)的設(shè)計(jì)方式具有更高的靈活性、可擴(kuò)展性，并減低了成本和功耗。該設(shè)計(jì)方...
上傳時(shí)間： 2013-10-22
上傳用戶：liangliang123
資源簡(jiǎn)介：針對(duì)重構(gòu)文件的大小、動(dòng)態(tài)容錯(cuò)時(shí)隙的長(zhǎng)短、實(shí)現(xiàn)的復(fù)雜性、模塊間通信方式、冗余資源的比例與布局等關(guān)鍵問(wèn)題進(jìn)行了分析。并對(duì)一些突出問(wèn)題,提出了基于算法和資源多級(jí)分塊的解決方法,闡述了新方法的性能,及其具有的高靈活性高、粒度等參數(shù)可選擇、重構(gòu)布線可靠...
上傳時(shí)間： 2013-11-23
上傳用戶：cylnpy
資源簡(jiǎn)介：本文主要討論了使用EDA工具設(shè)計(jì)漢字滾動(dòng)顯示器的技術(shù)問(wèn)題。文中首先描述了基于現(xiàn)場(chǎng)可編程門陣列（FPGA）的硬件電路；然后研究了在8×8LED發(fā)光二極管點(diǎn)陣上顯示滾動(dòng)漢字的原理，并給出了基于ALTERA的參數(shù)化模型庫(kù)LPM描述其功能的VHDL語(yǔ)言程序設(shè)計(jì)；最后對(duì)使用E...
上傳時(shí)間： 2016-06-08
上傳用戶：wmwai1314
資源簡(jiǎn)介：運(yùn)用保密性好且物美價(jià)廉的RFID技術(shù)實(shí)現(xiàn)預(yù)付費(fèi)電能表! 著重介紹 RFID本身及其與電能表的接口作為核心部分的電能表采用全數(shù)字電路來(lái)實(shí)現(xiàn)有效地提高了測(cè)量精度! 同時(shí)采用可視化的液晶屏和交互式的鍵盤(pán)等改善了人機(jī)界面和電能表的集合改變了現(xiàn)在的電表付款方式可...
上傳時(shí)間： 2017-04-27
上傳用戶：zq70996813
資源簡(jiǎn)介：可用于FPGA的用VHDL語(yǔ)言寫(xiě)的關(guān)于串口通訊的源代碼
上傳時(shí)間： 2014-01-12
上傳用戶：manlian
資源簡(jiǎn)介：該文檔為基于FPGA的可重構(gòu)硬件實(shí)現(xiàn)技術(shù)研究簡(jiǎn)介資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-10-23
上傳用戶：
資源簡(jiǎn)介：該文檔為基本電路及其在FPGA中實(shí)現(xiàn)講解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-11-01
上傳用戶：
資源簡(jiǎn)介：該文檔為一種基于FPGA的可重構(gòu)密碼芯片的設(shè)計(jì)與實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-21
上傳用戶：
資源簡(jiǎn)介：FPGA可重構(gòu)的pcie總線快速配置?FPGA可重構(gòu)的pcie總線快速配置
上傳時(shí)間： 2022-06-26
上傳用戶：
資源簡(jiǎn)介：隨著微電子技術(shù)和計(jì)算機(jī)技術(shù)的迅猛發(fā)展，尤其是現(xiàn)場(chǎng)可編程器件的出現(xiàn)，為滿足實(shí)時(shí)處理系統(tǒng)的要求，誕生了一種新穎靈活的技術(shù)——可重構(gòu)技術(shù)。它采用實(shí)時(shí)電路重構(gòu)技術(shù)，在運(yùn)行時(shí)根據(jù)需要，動(dòng)態(tài)改變系統(tǒng)的電路結(jié)構(gòu)，從而使系統(tǒng)既有硬件優(yōu)化所能達(dá)到的高速度和高...
上傳時(shí)間： 2013-04-24
上傳用戶：royzhangsz
資源簡(jiǎn)介：基于FPGA的樂(lè)曲發(fā)生器電路設(shè)計(jì) 附含源代碼（quartersii環(huán)境下運(yùn)行）
上傳時(shí)間： 2013-08-07
上傳用戶：pwcsoft
資源簡(jiǎn)介：基于FPGA技術(shù)的存儲(chǔ)器設(shè)計(jì)及其應(yīng)用 原理詳細(xì)！！！1
上傳時(shí)間： 2013-08-20
上傳用戶：chukeey
資源簡(jiǎn)介：基于FPGA的快速并行FFT及其在空間太陽(yáng)望遠(yuǎn)鏡圖像鎖定系統(tǒng)中的應(yīng)用
上傳時(shí)間： 2013-08-28
上傳用戶：lgnf
資源簡(jiǎn)介：微波電路及其PCB 設(shè)計(jì)，本文主要針對(duì)通訊產(chǎn)品的一個(gè)前沿范疇棗微波級(jí)高頻電路及其PCB 設(shè)計(jì)方面的理念及其設(shè)計(jì)原則
上傳時(shí)間： 2016-07-18
上傳用戶：牛津鞋
資源簡(jiǎn)介：摘要：數(shù)字鐘是典型的電子電路的應(yīng)用，而基于FPGA的數(shù)字鐘電路具有更大的靈活性和通用性。以QuartusII軟件為設(shè)計(jì)平臺(tái)，進(jìn)行了基于FPGA的數(shù)字鐘電路的方案設(shè)計(jì)、程序設(shè)計(jì)輸入、編譯和仿真等操作，比較完整地說(shuō)明了數(shù)字鐘電路的設(shè)計(jì)過(guò)程、功能和可編程邏輯器件...
上傳時(shí)間： 2022-07-11
上傳用戶：
