亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > 學術論文 > 高速FIR數字濾波器在FPGA上的實現

高速FIR數字濾波器在FPGA上的實現

  • 資源大小:2071 K
  • 上傳時間: 2013-06-06
  • 上傳用戶:jack7933
  • 資源積分:2 下載積分
  • 標      簽: FPGA FIR 數字濾波器

資 源 簡 介

常用的實時數字信號處理的器件有可編程的數字信號處理(DSP)芯片(如AD系列、TI系列)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)等。在工程實踐中,往往要求對信號處理要有高速性、實時性和靈活性,而已有的一些軟件和硬件實現方式則難以同時達到這幾方面的要求。隨著可編程邏輯器件和EDA技術的發展,使用FPGA來實現數字信號處理,既具有實時性,又兼顧了一定的靈活性。FPGA具有的靈活的可編程邏輯可以方便的實現高速數字信號處理,突破了并行處理、流水級數的限制,有效地利用了片上資源,加上反復的可編程能力,越來越受到國內外從事數字信號處理的研究者所青睞。 FIR數字濾波器以其良好的線性特性被廣泛使用,屬于數字信號處理的基本模塊之一。本論文對基于FPGA的FIR數字濾波器實現進行了研究,所做的主要工作如下: 1.介紹了FIR數字濾波器的基本理論和FPGA的基本概況,以及FPGA設計流程、設計指導原則和常用的設計指導思想與技巧。 2.以FIR數字濾波器的基本理論為依據,使用分布式算法為濾波器的硬件實現算法,并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點,采用優化分布式算法的多塊查找表方式使得硬件規模極大的減小。 3.設計出一個192階的FIR濾波器實例。其系統要求為:定點16位輸入、定點12位系數、定點16位輸出,采樣率為75MHz。設計用Quartus II軟件進行仿真,并將其仿真結果與Matlab仿真結果進行對比分析。 仿真結果表明,本論文設計的濾波器硬件規模較小,采樣率達到了75MHz。同時只要將查找表進行相應的改動,就能分別實現低通、高通、帶通FIR濾波器,體現了設計的靈活性。

相 關 資 源

您 可 能 感 興 趣 的

主站蜘蛛池模板: 明星| 津南区| 盘锦市| 庆阳市| 治县。| 扎兰屯市| 康平县| 邳州市| 宕昌县| 福贡县| 渭源县| 德庆县| 长子县| 资兴市| 桂阳县| 民权县| 巴青县| 建始县| 宽城| 涿鹿县| 万州区| 兴和县| 青神县| 工布江达县| 普定县| 双桥区| 永善县| 商洛市| 安多县| 亳州市| 绥棱县| 嘉善县| 本溪| 南昌县| 左权县| 隆安县| 湟中县| 禹城市| 治多县| 宜川县| 克拉玛依市|