數(shù)字存儲示波器（DSO）上世紀八十年代開始出現(xiàn)，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導體存儲器（RAM）的發(fā)展，數(shù)字存儲示波器的采樣速率和實時性能得到了很大的提高，在工程測量中，越來越多的工程師用DSO來替代模擬示波器。 本文介紹了一款雙通道采樣速率達1GHz，分辨率為8Bits，實時帶寬為200MHz數(shù)字存儲示波器的研制。通過對具體功能和技術(shù)指標的分析，提出了FPGA＋ARM架構(gòu)的技術(shù)方案。然后，本文分模塊詳細敘述了整機系統(tǒng)中部分模塊，包括前端高速A/D轉(zhuǎn)換器和FPGA的硬件模塊設計，數(shù)據(jù)處理模塊軟件的設計，以及DSO的GPIB擴展接口邏輯模塊的設計。 本文在分析了傳統(tǒng)DSO架構(gòu)的基礎上，提出了本系統(tǒng)的設計思想和實現(xiàn)方案。在高速A/D選擇上，國家半導體公司2005年推出的雙通道采樣速率達500MHz高速A/D轉(zhuǎn)換器芯片ADC08D500，利用其雙邊沿采樣模式（DES）實現(xiàn)對單通道1GHz的采樣速率，并且用Xilinx公司Spraten-3E系列FPGA作為數(shù)據(jù)緩沖單元和存儲單元，提高了系統(tǒng)的集成度和穩(wěn)定性。其中，F(xiàn)PGA緩沖單元完成對不同時基情況下多通道數(shù)據(jù)的抽取，處理單元完成對數(shù)據(jù)正弦內(nèi)插的計算，而DSO中其余數(shù)據(jù)處理功能包括數(shù)字濾波和FFT設計在后端的ARM內(nèi)完成。DSO中常用的GPIB接口放在FPGA內(nèi)集成，不僅充分利用了FPGA內(nèi)豐富的邏輯資源，而且降低了整機成本，也減少了電路規(guī)模。 最后，利用ChipscopePro工具對采樣系統(tǒng)進行調(diào)試，并分析了數(shù)據(jù)中的壞數(shù)據(jù)產(chǎn)生的原因，提出了解決方案, 并給出了FPGA接收高速A/D的正確數(shù)據(jù)。
資源簡介：數(shù)字存儲示波器（DSO）上世紀八十年代開始出現(xiàn)，由于當時它的帶寬和分辨率較低，實時性較差，沒有具備模擬示波器的某些特點，因此并沒有受到人們的重視。隨著數(shù)字電路、大規(guī)模集成電路及微處理器技術(shù)的發(fā)展，尤其是高速模/數(shù)（A/D）轉(zhuǎn)換器及半導體存儲器（RAM...
上傳時間： 2013-07-07
上傳用戶：asdkin
資源簡介：本論文設計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的...
上傳時間： 2013-05-24
上傳用戶：qiaoyue
資源簡介：本論文設計了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的...
上傳時間： 2013-07-15
上傳用戶：lanwei
資源簡介：論文基于FPGA的高速實時FFT處理器設計，給出了詳細的設計流程！
上傳時間： 2014-01-04
上傳用戶：zm7516678
資源簡介：該文檔為基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)設計講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-12-22
上傳用戶：
資源簡介：高速大容量數(shù)據(jù)采集存儲技術(shù)在通信、航天、氣象、雷達等多個領域中擁有著廣泛應用。各領域科技與信息技術(shù)不斷發(fā)展，對數(shù)據(jù)的采集和傳輸速率要求越來越高，對數(shù)據(jù)存儲的速度和容量要求也越來越高。高速數(shù)據(jù)存儲主要包括存儲介質(zhì)選取、存儲器控制、數(shù)據(jù)存儲和總...
上傳時間： 2013-06-14
上傳用戶：2404
資源簡介：在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢，接收機數(shù)字化是電子系統(tǒng)數(shù)字化中的一項重要內(nèi)容，對數(shù)字化接收機的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展，高速的中頻數(shù)字化接收機的實現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無...
上傳時間： 2013-05-18
上傳用戶：450976175
資源簡介：基于TMS320C6713和FPGA的高速實時采集系統(tǒng)的設計與實現(xiàn)
上傳時間： 2014-12-28
上傳用戶：幾何公差
資源簡介：該文檔為基于FPGA的高速大容量FLASH存儲總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2022-04-22
上傳用戶：
資源簡介：數(shù)字濾波器是現(xiàn)代數(shù)字信號處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。 本文研究了ⅡR數(shù)字濾波器的常用設計方法，在分析各種ⅡR實現(xiàn)結(jié)構(gòu)的基礎上，利用MATLAB針對并聯(lián)...
上傳時間： 2013-04-24
上傳用戶：rockjablew
資源簡介： 隨著雷達、圖像、通信等領域?qū)π盘柛咚偬幚淼囊螅芯咳藛T正尋求高速的數(shù)字信號處理算法，以滿足這種高速地處理數(shù)據(jù)的需要。常用的高速實時數(shù)字信號處理的器件有ASIC、可編程的數(shù)字信號處理芯片、FPGA，等等。 本文研究了時域FPGA上實現(xiàn)高速高階FIR...
上傳時間： 2013-07-18
上傳用戶：yt1993410
資源簡介：現(xiàn)代自動化生產(chǎn)技術(shù)迅猛發(fā)展,對保證其產(chǎn)品質(zhì)量的檢測技術(shù)也提出了更高的要求,許多傳統(tǒng)的檢測手段已不能滿足現(xiàn)代化大生產(chǎn)的需求.而在計算機視覺理論基礎上發(fā)展起來的視覺檢測技術(shù)以其高精度、非接觸、自動化程度高等優(yōu)點滿足了現(xiàn)代生產(chǎn)過程在線檢測的要求,逐漸...
上傳時間： 2013-04-24
上傳用戶：tb_6877751
資源簡介：數(shù)字濾波器是現(xiàn)代數(shù)字信號處理系統(tǒng)的重要組成部分之一。ⅡR數(shù)字濾波器又是其中非常重要的一類慮波器，因其可以較低的階次獲得較高的頻率選擇特性而得到廣泛應用。 本文研究了ⅡR數(shù)字濾波器的常用設計方法，在分析各種ⅡR實現(xiàn)結(jié)構(gòu)的基礎上，利用MATLAB針對并聯(lián)...
上傳時間： 2013-04-24
上傳用戶：lmq0059
資源簡介：基于FPGA的高速FFT處理器的設計與實現(xiàn)
上傳時間： 2013-08-07
上傳用戶：asdkin
資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設計與實現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)
上傳時間： 2013-08-11
上傳用戶：sz_hjbf
資源簡介：基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2013-08-18
上傳用戶：問題問題
資源簡介：基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)
上傳時間： 2013-08-28
上傳用戶：Shaikh
資源簡介：基于FPGA的高速圖像數(shù)據(jù)采集系統(tǒng)設計
上傳時間： 2014-12-26
上傳用戶：devin_zhong
資源簡介：一種基于FPGA的設計實時高分辨率圖像處理系統(tǒng)的設計方法。英文為Real-Time System for High-Image Resolution Disparity Estimation。主要講算法和系統(tǒng)構(gòu)架
上傳時間： 2014-01-07
上傳用戶：lacsx
資源簡介：三篇關(guān)于Viterbi FPGA編譯碼器的優(yōu)化設計文檔： 1、Viterbi譯碼器的FPGA設計實現(xiàn)與優(yōu)化.pdf 2、Viterbi譯碼器的低功耗設計.pdf 3、基于FPGA的高速并行Viterbi譯碼器的設計與實現(xiàn).pdf
上傳時間： 2013-11-27
上傳用戶：邶刖
資源簡介：基于FPGA的高速圖像采集和處理卡 能用于視覺檢測系統(tǒng)
上傳時間： 2015-12-08
上傳用戶：ommshaggar
資源簡介：基于FPGA的多功能數(shù)字鐘Verilog設計2007-06-17 21:06基本功能： 1．具有時、分、秒計數(shù)顯示功能（6位數(shù)碼管構(gòu)成），以24小時循環(huán)為計時基準。 2. 具有調(diào)節(jié)小時、分鐘的功能。 3．具有整點報時功能，整點報時的同時數(shù)碼管顯示閃爍提示。
上傳時間： 2016-03-10
上傳用戶：cc1915
資源簡介：基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
上傳時間： 2016-09-06
上傳用戶：1583060504
資源簡介：Design of High Speed Multichannel Data Gathering System Based on FPGA基于FPGA的高速多通道數(shù)據(jù)采集系統(tǒng)的設計
上傳時間： 2016-10-10
上傳用戶：chenbhdt
資源簡介：基于FPGA的高速FFT處理器的設計與實現(xiàn)
上傳時間： 2013-12-26
上傳用戶：1583060504
資源簡介：基于FPGA的自適應數(shù)字頻率計，測量范圍1Hz-99.9MHz
上傳時間： 2013-12-23
上傳用戶：ztj182002
資源簡介：基于DA1302的電子實時數(shù)字鐘,具有顯示日期,時間,星期等功能.
上傳時間： 2013-12-22
上傳用戶：TF2015
資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設計與實現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)
上傳時間： 2014-01-19
上傳用戶：chenxichenyue
資源簡介：基于FPGA的等精度數(shù)字頻率計實現(xiàn)等精度的頻率計
上傳時間： 2013-12-28
上傳用戶：jyycc
資源簡介：基于FPGA實現(xiàn)高速專用數(shù)字下變頻器基于FPGA實現(xiàn)高速專用數(shù)字下變頻器
上傳時間： 2018-05-08
上傳用戶：gnifengyu
