用FPGA實現(xiàn)帶硬件浮點運算器的8051 - 免費下載

學(xué)術(shù)論文資源 文件大小:2253 K

?? 資源詳細信息

文件格式
PDF
上傳用戶
上傳時間
文件大小
2253 K
所需積分
2 積分
推薦指數(shù)
????? (5/5)

?? 溫馨提示:本資源由用戶 my_ov 上傳分享,僅供學(xué)習(xí)交流使用。如有侵權(quán),請聯(lián)系我們刪除。

資源簡介

8051系列是至今為止最成功的單片機之一,在FPGA平臺上研究帶硬件浮點運算器的8051是對其在SoC及專用化的方向上的一次邁進。文章首先介紹了8051的基本架構(gòu),包括硬件模塊、指令系統(tǒng)、內(nèi)存分配以及基本外設(shè)。然后講解了在設(shè)計8051時如何劃分模塊,每個模塊的功能與設(shè)計,同時也介紹了如何設(shè)計流水線來加速8051的處理速度。對于浮點運算器,文章介紹了IEEE浮點數(shù)的表示方法,包括各種特殊值的表示方法以及作用。在探討浮點運算器設(shè)計的時候首先是給出了模塊的劃分及其實現(xiàn)的功能,然后以生動的實例介紹了加減乘除四種浮點運算的算法。在介紹完8051與浮點運算器設(shè)計以后,文章介紹了如何將浮點運算器集成到8051上,包括硬件上的數(shù)據(jù)線接口和控制線接口,以及軟件中如何運用硬件浮點運算器。最后文章給出了此設(shè)計在ModelSim上的仿真結(jié)果以及在CyclonelIFPGA芯片上的驗證過程,可以清楚地看到,與KeilC51軟件庫的浮點運算相比,加法運算從186個時鐘周期減少到4個時鐘周期,減法運算從200個時鐘周期減少到4個時鐘周期,乘法運算從241個時鐘周期減少到4個時鐘周期,而除法則由原來的¨lO個時鐘周期減少到4個時鐘周期,可見硬件浮點運算器使8051在運算能力上有了質(zhì)的提高。 筆者也在“Google”和“百度”搜索引擎上,以及“維普數(shù)據(jù)論文網(wǎng)’’上搜索過,都沒有發(fā)現(xiàn)有類似的設(shè)計,帶硬件浮點運算器的8051可謂是一次創(chuàng)新,希望在實際應(yīng)用中能有用武之地。

立即下載此資源

提示:下載后請用壓縮軟件解壓,推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內(nèi)重復(fù)下載不扣分
  • 支持斷點續(xù)傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領(lǐng)取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關(guān)標簽

點擊標簽查看更多相關(guān)資源:

相關(guān)資源推薦