隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長，要實現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對數(shù)據(jù)處理能力提出越來越高的要求。定點運算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點數(shù)相對于定點數(shù)，具有表述范圍寬，有效精度高等優(yōu)點，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運算和信號處理等領(lǐng)域有著廣泛的應(yīng)用。對浮點運算的要求主要體現(xiàn)在兩個方面：一是速度，即如何快速有效的完成浮點運算；二是精度，即浮點運算能夠提供多少位的有效數(shù)字。 計算機(jī)性價比的提高以及可編程邏輯器件的出現(xiàn)，對傳統(tǒng)的數(shù)字電子系統(tǒng)設(shè)計方法進(jìn)行了變革。FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)讓設(shè)計師通過設(shè)計芯片來實現(xiàn)電子系統(tǒng)的功能，將傳統(tǒng)的固件選用及電路板設(shè)計工作放在芯片設(shè)計中進(jìn)行。FPGA可以完成極其復(fù)雜的時序與組合邏輯電路功能，適用于高速、高密度，如運算器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號處理單元的邏輯設(shè)計領(lǐng)域。 鑒于FPGA技術(shù)的特點和浮點運算的廣泛應(yīng)用，本文基于FPGA將浮點運算結(jié)合實際應(yīng)用設(shè)計一個觸摸式浮點計算器，主要目的是通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能。 (1)給出系統(tǒng)的整體框架設(shè)計和各模塊的實現(xiàn)，包括芯片的選擇、各模塊之間的時序以及控制、每個運算模塊詳細(xì)的工作原理和算法設(shè)計流程； (2)通過VHDL語言編程來實現(xiàn)浮點數(shù)的加減、乘除和開方等基本運算功能； (3)在Xilinx ISE環(huán)境下，對系統(tǒng)的主要模塊進(jìn)行開發(fā)設(shè)計及功能仿真，驗證了基于FPGA的浮點運算。
資源簡介：隨著電子工業(yè)應(yīng)用領(lǐng)域需求的增長，要實現(xiàn)復(fù)雜程度較高的數(shù)字電子系統(tǒng)，對數(shù)據(jù)處理能力提出越來越高的要求。定點運算已經(jīng)很難滿足高性能數(shù)字系統(tǒng)的需要，而浮點數(shù)相對于定點數(shù)，具有表述范圍寬，有效精度高等優(yōu)點，在航空航天、遙感、機(jī)器人技術(shù)以及涉及指數(shù)運...
上傳時間： 2013-04-24
上傳用戶：咔樂塢
資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時間： 2013-05-26
上傳用戶：teddysha
資源簡介：人臉識別技術(shù)繼指紋識別、虹膜識別以及聲音識別等生物識別技術(shù)之后，以其獨特的方便、經(jīng)濟(jì)及準(zhǔn)確性而越來越受到世人的矚目。作為人臉識別系統(tǒng)的重要環(huán)節(jié)—人臉檢測，隨著研究的深入和應(yīng)用的擴(kuò)大，在視頻會議、圖像檢索、出入口控制以及智能人機(jī)交互等領(lǐng)域有著...
上傳時間： 2013-07-01
上傳用戶：84425894
資源簡介：基于FGPA的浮點FIR濾波器的設(shè)計與實現(xiàn)
上傳時間： 2016-05-30
上傳用戶：redmoons
資源簡介：介紹關(guān)于FPGA的浮點加法器運算單元設(shè)計
上傳時間： 2014-01-24
上傳用戶：kbnswdifs
資源簡介：基于FPGA單精度浮點除法器的實現(xiàn)，有一些源代碼，僅供參考。
上傳時間： 2017-09-12
上傳用戶：希醬大魔王
資源簡介：近年來，大容量數(shù)據(jù)存儲設(shè)備主要是機(jī)械硬盤，機(jī)械硬盤采用機(jī)械馬達(dá)和磁片作為載體，存在抗震性能低、高功耗和速度提升難度大等缺點。固態(tài)硬盤是以半導(dǎo)體作為存儲介質(zhì)及控制載體，無機(jī)械裝置，具有抗震、寬溫、無噪、可靠和節(jié)能等特點，是目前存儲領(lǐng)域所存在問...
上傳時間： 2013-05-28
上傳用戶：sssnaxie
資源簡介：基于FPGA的LCD&VGA控制器設(shè)計 字?jǐn)?shù)不夠
上傳時間： 2013-08-05
上傳用戶：ginani
資源簡介：基于FPGA的1024點流水線工作方式的FFT實現(xiàn),適合FPGA的技術(shù)人員做信號處理參考
上傳時間： 2013-08-06
上傳用戶：netwolf
資源簡介：基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運行）
上傳時間： 2013-08-07
上傳用戶：pwcsoft
資源簡介：優(yōu)秀碩士論文，基于FPGA的雷達(dá)信號模擬器設(shè)計，對學(xué)FPGA的，特別是學(xué)雷達(dá)的同學(xué)有很好的參考價值
上傳時間： 2013-08-10
上傳用戶：dianxin61
資源簡介：為了滿足對隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標(biāo)準(zhǔn)，采用基于統(tǒng)計的方法，在FPGA內(nèi)部實現(xiàn)了對隨機(jī)序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間： 2013-11-13
上傳用戶：lliuhhui
資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計
上傳時間： 2013-11-07
上傳用戶：erkuizhang
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時間： 2013-11-06
上傳用戶：songkun
資源簡介：一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路...
上傳時間： 2013-04-24
上傳用戶：siguazgb
資源簡介：基于FPGA的誤碼率測試儀設(shè)計基于FPGA的誤碼率測試儀設(shè)計
上傳時間： 2013-08-02
上傳用戶：1159797854
資源簡介：為了滿足對隨機(jī)數(shù)性能有一定要求的系統(tǒng)能夠?qū)崟r檢測隨機(jī)數(shù)性能的需求，提出了一種基于FPGA的隨機(jī)數(shù)性能檢測設(shè)計方案。根據(jù)NIST的測試標(biāo)準(zhǔn)，采用基于統(tǒng)計的方法，在FPGA內(nèi)部實現(xiàn)了對隨機(jī)序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣...
上傳時間： 2015-01-01
上傳用戶：瓦力瓦力hong
資源簡介：基于FPGA的數(shù)字濾波系統(tǒng)設(shè)計
上傳時間： 2015-01-01
上傳用戶：fudong911
資源簡介：以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用...
上傳時間： 2013-12-22
上傳用戶：forzalife
資源簡介：基于FPGA的16點FFT快速傅立葉變換的Verilog源代碼。
上傳時間： 2015-04-02
上傳用戶：aysyzxzm
資源簡介：基于FPGA的2048點FFT的verilog實現(xiàn)的源代碼。
上傳時間： 2014-12-02
上傳用戶：GavinNeko
資源簡介：UCLINUX2.6核下的vga驅(qū)動。基于framebuffer機(jī)理。硬件設(shè)計采用基于FPGA的軟核NIOSII設(shè)計。
上傳時間： 2015-10-03
上傳用戶：拔絲土豆
資源簡介：基于FPGA的分頻器設(shè)計,已經(jīng)通過了仿真(VHDL語言編寫)
上傳時間： 2013-12-14
上傳用戶：haoxiyizhong
資源簡介：基于CPLD的USB下載電纜設(shè)計.rar
上傳時間： 2015-10-31
上傳用戶：清風(fēng)冷雨
資源簡介：今今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)日電子--基于FPGA的PCI總線接口設(shè)計 (圖)今日電子--基于FPGA的PCI總線接口設(shè)計 (圖)
上傳時間： 2016-02-19
上傳用戶：sevenbestfei
資源簡介：基于FPGA的正弦波發(fā)生器設(shè)計，有一定的參考價值，寫的比較詳細(xì)
上傳時間： 2016-09-19
上傳用戶：lunshaomo
資源簡介：基于FPGA的頻率計模塊設(shè)計，帶quartus下的圖形文件
上傳時間： 2017-04-22
上傳用戶：xcy122677
資源簡介：基于FPGA的交織編碼器設(shè)計，主要講敘如何在FPGA上實現(xiàn)交織編碼器。
上傳時間： 2017-05-28
上傳用戶：xjz632
資源簡介：基于FPGA的1024點流水線工作方式的FFT實現(xiàn),適合FPGA的技術(shù)人員做信號處理參考
上傳時間： 2014-03-02
上傳用戶：hasan2015
資源簡介：基于FPGA的樂曲發(fā)生器電路設(shè)計 附含源代碼（quartersii環(huán)境下運行）
上傳時間： 2014-01-07
上傳用戶：sammi
