采用現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)可以快速實(shí)現(xiàn)數(shù)字電路，但是用于生成FPGA編程的比特流文件的CAD工具在編制大規(guī)模電路時(shí)常常需要數(shù)小時(shí)的時(shí)間，以至于許多設(shè)計(jì)者甚至通過(guò)在給定FPGA上采用更多的資源，或者以犧牲電路速度為代價(jià)來(lái)提高編制速度。電路編制過(guò)程中大部分時(shí)間花費(fèi)在布線階段，因此有效的布線算法能極大地減少布線時(shí)間。 許多布線算法已經(jīng)被開(kāi)發(fā)并獲得應(yīng)用，其中布爾可滿足性(SAT)布線算法及幾何查找布線算法是當(dāng)前最為流行的兩種。然而它們各有缺點(diǎn)：基于SAT的布線算法在可擴(kuò)展性上有很大缺陷；幾何查找布線算法雖然具有廣泛的拆線重布線能力，但當(dāng)實(shí)際問(wèn)題具有嚴(yán)格的布線約束條件時(shí)，它在布線方案的收斂方面存在很大困難。基于此，本文致力于探索一種能有效解決以上問(wèn)題的新型算法，具體研究工作和結(jié)果可歸納如下。 1、在全面調(diào)查FPGA結(jié)構(gòu)的最新研究動(dòng)態(tài)的基礎(chǔ)上，確定了一種FPGA布線結(jié)構(gòu)模型，即一個(gè)基于SRAM的對(duì)稱陣列(島狀)FPGA結(jié)構(gòu)作為研究對(duì)象，該模型僅需3個(gè)適合的參數(shù)即能表示布線結(jié)構(gòu)。為使所有布線算法可在相同平臺(tái)上運(yùn)行，選擇了美國(guó)北卡羅來(lái)納州微電子中心的20個(gè)大規(guī)模電路作為基準(zhǔn)，并在布線前采用VPR399對(duì)每個(gè)電路都生成30個(gè)布局，從而使所有的布線算法都能夠直接在這些預(yù)制電路上運(yùn)行。 2、詳細(xì)研究了四種幾何查找布線算法，即一種基本迷宮布線算法Lee，一種基于協(xié)商的性能驅(qū)動(dòng)的布線算法PathFinder，一種快速的時(shí)延驅(qū)動(dòng)的布線算法VPR430和一種協(xié)商A<'*>布線算法Frontier，并且在相同的大規(guī)模基準(zhǔn)電路上對(duì)這四種算法進(jìn)行評(píng)估。對(duì)比實(shí)驗(yàn)表明：一方面，相比Lee，PathFinder的布線時(shí)間要少得多，且大大減少了布線時(shí)間的標(biāo)準(zhǔn)誤差；另一方面，相比PathFinder，VPR430及Frontier可分別減少59.7％及86.9％的布線時(shí)間，且在穩(wěn)定性上分別提高了41.0％及81.3％。從布線速度及穩(wěn)定性上看，四種算法的優(yōu)劣順序是：Frontier、VPR430、PathFinder、Lee。 3、研究了一種通用的基于布爾的布線概念及把它用于FPGA詳細(xì)布線的方法。對(duì)兩種典型的基于SAT的詳細(xì)布線公式，即基于軌線公式(T-SDR)和基于路線公式(R-SDR)進(jìn)行了分析對(duì)比。T-SDR具有同步嵌入網(wǎng)線、可布線性判定(或評(píng)估)及靈活的公式化能力的優(yōu)點(diǎn)；但是，對(duì)于一些大規(guī)模基準(zhǔn)電路，因?yàn)樵诓季€方案空間的可選擇性過(guò)大往往會(huì)造成布線時(shí)間過(guò)長(zhǎng)。與T-SDR相比，R-SDR能夠有效地將排他性布線約束條件僅僅通過(guò)2-文字的CNF子句表示，產(chǎn)生更加緊致的SAT實(shí)例，因而顯得更加有效。對(duì)比實(shí)驗(yàn)的結(jié)果表明T-SDR的布線時(shí)間及布線時(shí)間標(biāo)準(zhǔn)誤差分別為R-SDR的31.4倍及36.8倍，因此R-SDR比T-SDR更加穩(wěn)定而有效。 4、將R-SDR與傳統(tǒng)幾何查找布線算法PathFinder、VPR430、Frontier進(jìn)行了比較研究。實(shí)驗(yàn)結(jié)果表明：R-SDR的布線時(shí)間及布線時(shí)間標(biāo)準(zhǔn)誤差分別為PathFinder的1.2倍及1.1倍。從布線速度及穩(wěn)定性上看，R-SDR次于幾何查找布線算法。這一現(xiàn)象的主要原因是R-SDR是一種詳細(xì)布線算法，受由不考慮其特性的全局布線法提供的單一全局布線配置所約束。 5、提出了將基于布爾函數(shù)的布線法R-SDR與目前最高水平的常規(guī)FPGA布線算法PathFinder、VPR430及Frontier相結(jié)合的三種混合算法，即P-R-SDR、V-R-SDR和F-R-SDR。混合算法不僅克服了基于布爾函數(shù)的FPGA布線算法的主要缺點(diǎn)，即可擴(kuò)展性問(wèn)題，而且補(bǔ)償了傳統(tǒng)布線法的典型缺陷，即布線順序依賴性及不能證明不可布線性。 實(shí)驗(yàn)結(jié)果表明，與單純的幾何查找布線法PathFinder、VPR430、Frontier相比，P-R-SDR、V-R-SDR、F-R-SDR分別節(jié)省了CPU時(shí)間32.0％、28.9％、25.0％，并在穩(wěn)定性上分別提高了24.1％、25.0％、29.1％。另外，還對(duì)P-R-SDR，V-R-SDR，F(xiàn)-R-SDR進(jìn)行了相互比較，發(fā)現(xiàn)F-R-SDR、V-R-SDR、P-R-SDR的優(yōu)劣順序與Frontier、VPR430、PathFinder相似。 6、針對(duì)SAT方法不支持局部方案的缺陷，給出了一種用于“子集可滿足性”的布爾SAT公式(sub-SAT)，即將一個(gè)具有N個(gè)變量的“嚴(yán)格”的SAT問(wèn)題變換成一個(gè)新的“松弛”的SAT問(wèn)題，僅當(dāng)在原始問(wèn)題中的變量有不超過(guò)k(k<

點(diǎn)擊標(biāo)簽查看更多相關(guān)資源：