介紹了一種運(yùn)用FPGA開(kāi)發(fā)軟件Quartus II設(shè)計(jì)的數(shù)字頻率計(jì)。該數(shù)字頻率計(jì)的1 Hz～1 MHz輸入被測(cè)脈沖信號(hào)具有頻率測(cè)量、周期測(cè)量、脈寬測(cè)量和占空比測(cè)量等多種用途，其測(cè)試結(jié)果由3 只七段數(shù)碼
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)，可測(cè)量從1hz到10000hz，誤差在1hz以內(nèi)，是EDA課程學(xué)習(xí)很好的實(shí)例。
上傳時(shí)間： 2014-01-02
上傳用戶：wang5829
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-11-25
上傳用戶：ruan2570406
資源簡(jiǎn)介：基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)
上傳時(shí)間： 2013-06-16
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類-單片機(jī)專輯-258冊(cè)-4.20G 基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)-68頁(yè)-0.7M.pdf
上傳時(shí)間： 2013-07-09
上傳用戶：nbdedu
資源簡(jiǎn)介：提出一種基于單片機(jī)AT89S52控制的數(shù)字頻率計(jì)的設(shè)計(jì)新方法。該方法將待測(cè)頻率信號(hào)經(jīng)過(guò)整形放大后輸入單片機(jī)，然后由單片機(jī)控制內(nèi)部計(jì)數(shù)器分別對(duì)待測(cè)信號(hào)和標(biāo)準(zhǔn)信號(hào)同時(shí)計(jì)數(shù)，再經(jīng)運(yùn)算處理得到測(cè)量結(jié)果，可自動(dòng)量程轉(zhuǎn)換，并由1602ALED顯示器實(shí)時(shí)顯示。該設(shè)計(jì)與...
上傳時(shí)間： 2013-10-22
上傳用戶：erkuizhang
資源簡(jiǎn)介：基于高速串行BCD 碼除法的數(shù)字頻率計(jì)的設(shè)計(jì)
上傳時(shí)間： 2013-12-23
上傳用戶：杜瑩12345
資源簡(jiǎn)介：EDA基于VHDL語(yǔ)言的數(shù)字頻率計(jì)的設(shè)計(jì)及其仿真
上傳時(shí)間： 2017-05-10
上傳用戶：CSUSheep
資源簡(jiǎn)介：基于vhdl 的數(shù)字頻率計(jì)的設(shè)計(jì)源程序及工程文件，已在實(shí)驗(yàn)箱上實(shí)現(xiàn)
上傳時(shí)間： 2014-01-23
上傳用戶：moerwang
資源簡(jiǎn)介：單片機(jī)專輯 258冊(cè) 4.20G基于單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì) 68頁(yè) 0.7M.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：該文檔為基于51單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)講解資料，講解的還不錯(cuò)，感興趣的可以下載看看…………………………
上傳時(shí)間： 2021-11-02
上傳用戶：
資源簡(jiǎn)介：該文檔為基于51單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
上傳時(shí)間： 2021-11-30
上傳用戶：canderile
資源簡(jiǎn)介：基于FPGA簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)
上傳時(shí)間： 2014-12-28
上傳用戶：葉夜alex
資源簡(jiǎn)介：基于FPGA簡(jiǎn)易數(shù)字頻率計(jì)設(shè)計(jì)
上傳時(shí)間： 2013-11-04
上傳用戶：源碼3
資源簡(jiǎn)介：介紹了pic16c54彈片機(jī)設(shè)計(jì)的數(shù)字頻率計(jì)的原理和技巧,給出了主題硬件結(jié)構(gòu)及關(guān)鍵軟件的設(shè)計(jì)
上傳時(shí)間： 2014-01-08
上傳用戶：mpquest
資源簡(jiǎn)介：這是我課程設(shè)計(jì)做的數(shù)字頻率計(jì)的設(shè)計(jì)，不知道會(huì)不會(huì)太簡(jiǎn)單或者重復(fù)了。
上傳時(shí)間： 2013-11-25
上傳用戶：妄想演繹師
資源簡(jiǎn)介：一種基于單片機(jī)的數(shù)字頻率計(jì)的實(shí)現(xiàn)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！
上傳時(shí)間： 2022-03-08
上傳用戶：jason_vip1
資源簡(jiǎn)介：verilog寫的數(shù)字頻率計(jì)的顯示模塊,可以
上傳時(shí)間： 2016-11-01
上傳用戶：181992417
資源簡(jiǎn)介：verilog寫的數(shù)字頻率計(jì)的控制模塊,對(duì)程序進(jìn)行控制
上傳時(shí)間： 2013-12-08
上傳用戶：lizhen9880
資源簡(jiǎn)介：verilog寫的數(shù)字頻率計(jì)的選擇模塊,用與顯示的選擇
上傳時(shí)間： 2013-11-25
上傳用戶：tedo811
資源簡(jiǎn)介：介紹了一種運(yùn)用FPGA開(kāi)發(fā)軟件Quartus II設(shè)計(jì)的數(shù)字頻率計(jì)。該數(shù)字頻率計(jì)的1 Hz～1 MHz輸入被測(cè)脈沖信號(hào)具有頻率測(cè)量、周期測(cè)量、脈寬測(cè)量和占空比測(cè)量等多種用途，其測(cè)試結(jié)果由3 只七段數(shù)碼
上傳時(shí)間： 2013-05-22
上傳用戶：qb1993225
資源簡(jiǎn)介：基于51單片機(jī)的數(shù)字頻率計(jì)的設(shè)計(jì)，數(shù)字頻率計(jì)廣泛應(yīng)用于日常實(shí)驗(yàn)。
上傳時(shí)間： 2022-04-01
上傳用戶：
資源簡(jiǎn)介：數(shù)字頻率計(jì)是電工電子中常用的測(cè)量?jī)x器,數(shù)字頻率計(jì)通過(guò)用輸入待測(cè)信號(hào)對(duì)一特定長(zhǎng)度的信號(hào)進(jìn)行計(jì)數(shù),從而得出頻率并通過(guò)數(shù)碼管直觀的顯示出來(lái)。本文提出了一種與輸入同步的數(shù)字頻率計(jì)的設(shè)計(jì),提高了頻率計(jì)的精度,設(shè)計(jì)采用Multisim軟件進(jìn)行設(shè)計(jì)和仿真的過(guò)程,介紹...
上傳時(shí)間： 2022-05-08
上傳用戶：
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)的數(shù)字頻率計(jì)，用VHDL寫的代碼。。。。有6各模塊
上傳時(shí)間： 2014-11-18
上傳用戶：myworkpost
資源簡(jiǎn)介：基于FPGA數(shù)字頻率計(jì)的設(shè)計(jì)共19頁(yè)這是一份非常不錯(cuò)的資料，歡迎下載，希望對(duì)您有幫助！
上傳時(shí)間： 2022-03-10
上傳用戶：
資源簡(jiǎn)介：頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測(cè)頻系統(tǒng)使用時(shí)鐘的提高，測(cè)頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測(cè)頻方法，±1個(gè)計(jì)數(shù)誤...
上傳時(shí)間： 2013-06-05
上傳用戶：wys0120
資源簡(jiǎn)介：頻率是電子技術(shù)領(lǐng)域內(nèi)的一個(gè)基本參數(shù)，同時(shí)也是一個(gè)非常重要的參數(shù)。穩(wěn)定的時(shí)鐘在高性能電子系統(tǒng)中有著舉足輕重的作用，直接決定系統(tǒng)性能的優(yōu)劣。隨著電子技術(shù)的發(fā)展，測(cè)頻系統(tǒng)使用時(shí)鐘的提高，測(cè)頻技術(shù)有了相當(dāng)大的發(fā)展，但不管是何種測(cè)頻方法，±1個(gè)計(jì)數(shù)誤...
上傳時(shí)間： 2013-04-24
上傳用戶：qqoqoqo
資源簡(jiǎn)介：基于FPGA數(shù)字頻率計(jì)的實(shí)現(xiàn)，文中有所有的源代碼，僅供參考。
上傳時(shí)間： 2013-08-05
上傳用戶：13736136189
資源簡(jiǎn)介：用vhdl編寫的基于FPGA的數(shù)字頻率計(jì)程序算法
上傳時(shí)間： 2013-09-07
上傳用戶：chfanjiang
資源簡(jiǎn)介：用vhdl編寫的基于FPGA的數(shù)字頻率計(jì)程序算法
上傳時(shí)間： 2015-05-03
上傳用戶：ruixue198909
