亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

  • 資源大小:651 K
  • 上傳時間: 2013-11-25
  • 上傳用戶:dounob
  • 資源積分:2 下載積分
  • 標      簽: FPGA CPLD VHDL EDA

資 源 簡 介

基于FPGA的數字頻率計的設計11利用VHDL 硬件描述語言設計,并在EDA(電子設計自動化) 工具的幫助下,用大規模可編程邏輯器件(FPGA/ CPLD) 實現數字頻率計的設計原理及相關程序

相 關 資 源

主站蜘蛛池模板: 额敏县| 都匀市| 墨脱县| 安庆市| 仲巴县| 广丰县| 浠水县| 长顺县| 聂荣县| 盐池县| 瑞昌市| 保德县| 顺义区| 革吉县| 浮梁县| 周宁县| 特克斯县| 盐津县| 涪陵区| 济阳县| 九龙县| 淮北市| 武城县| 东莞市| 遵化市| 临朐县| 无锡市| 景德镇市| 五大连池市| 新干县| 葫芦岛市| 集安市| 丘北县| 青海省| 和平区| 西峡县| 凌源市| 周宁县| 临清市| 醴陵市| 临高县|