隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號處理的實現(xiàn)在雷達信號處理中有著重要地位。模型化設(shè)計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設(shè)計門檻，而且縮短了開發(fā)周期，提高了設(shè)計效率。這使得FPGA模型化設(shè)計成為了FPGA系統(tǒng)設(shè)計的發(fā)展趨勢。本文針對常見雷達信號處理模塊的FPGA模型化實現(xiàn)，在以下幾個方面展開研究：首先對基于FPGA的模型化設(shè)計方法進行了研究，給出了模型化設(shè)計方法的發(fā)展現(xiàn)狀和趨勢，并對本文中使用的模型化設(shè)計方法的軟件工具System Generator和AccelDSP進行了介紹。其次使用這兩種軟件工具對FIR濾波器進行了模型化設(shè)計并同RTL(寄存器傳輸級)設(shè)計方法進行對比，全面分析了模型化設(shè)計方法和RTL設(shè)計方法的優(yōu)缺點。然后在簡明闡述雷達信號處理原理的基礎(chǔ)上，使用System Generator對數(shù)字下變頻(DDC)、脈沖壓縮、動目標顯示(MTI)及恒虛警(CFAR)處理等雷達信號處理模塊進行了自頂向下的模型化設(shè)計。在Simulink中進行了功能仿真驗證，生成了HDL代碼，并在Xilinx FPGA中進行了RTL的時序仿真分析。關(guān)鍵詞：雷達信號處理 FPGA 模型化設(shè)計 System Generator AccelDSP
資源簡介：隨著現(xiàn)場可編程門陣列(FPGA)在工業(yè)中的廣泛應(yīng)用，使得基于FPGA數(shù)字信號處理的實現(xiàn)在雷達信號處理中有著重要地位。模型化設(shè)計是一種自頂向下的面向FPGA的快速原型驗證法，它不僅降低了FPGA設(shè)計門檻，而且縮短了開發(fā)周期，提高了設(shè)計效率。這使得FPGA模型化設(shè)計...
上傳時間： 2013-07-25
上傳用戶：zhangsan123
資源簡介：基于FPGA和DDS技術(shù)的正弦信號發(fā)生器設(shè)計
上傳時間： 2014-01-18
上傳用戶：hzakao
資源簡介：基于FPGA和DDS技術(shù)的正弦信號發(fā)生器設(shè)計
上傳時間： 2013-10-23
上傳用戶：cjf0304
資源簡介：優(yōu)秀碩士論文，基于FPGA的雷達信號模擬器設(shè)計，對學FPGA的，特別是學雷達的同學有很好的參考價值
上傳時間： 2013-08-10
上傳用戶：dianxin61
資源簡介：隨著信號處理技術(shù)的進步和電子技術(shù)的發(fā)展，雷達信號偵察接收機逐漸從模擬體制向數(shù)字體制轉(zhuǎn)變。軟件無線電概念的提出，促使雷達偵察接收機朝大帶寬、全截獲方向發(fā)展，現(xiàn)有的串行信號處理體制已經(jīng)很難滿足系統(tǒng)要求。FPGA器件的出現(xiàn)，為實現(xiàn)寬帶雷達信號偵察數(shù)字...
上傳時間： 2013-06-13
上傳用戶：Divine
資源簡介： 介紹了一種基于大規(guī)模FPGA及高性能DSP芯片的機載雷達信號處理嵌入式系統(tǒng)的設(shè)計方案及設(shè)計實現(xiàn)。 采用標準的VME總線及基于FPGA內(nèi)嵌MGT的高速串行互連技術(shù),具有實時性強、集成度高以及軟硬件可編程易于系統(tǒng) 擴展及重構(gòu)的特點。
上傳時間： 2016-05-11
上傳用戶：youmo81
資源簡介：隨著信息技術(shù)的飛速發(fā)展，人們對數(shù)據(jù)采集、信號處理的要求越來越高：不僅要求高速、高精度和高實時，還要求數(shù)據(jù)采集，處理設(shè)備便攜化、網(wǎng)絡(luò)化和智能化，并具有友好的人機界面。傳統(tǒng)的8/16位單片機因資源極度受限，難以滿足上述要求；而傳統(tǒng)的信號處理過程都是...
上傳時間： 2013-04-24
上傳用戶：Shoen
資源簡介：數(shù)據(jù)采集處理技術(shù)是現(xiàn)代信號處理的基礎(chǔ)，廣泛應(yīng)用于雷達、聲納、軟件無線電、瞬態(tài)信號測試等領(lǐng)域。隨著信息科學的飛速發(fā)展，人們面臨的信號處理任務(wù)越來越繁重，對數(shù)據(jù)采集處理系統(tǒng)的要求也越來越高。近年來FPGA由于其設(shè)計靈活性、更強的適應(yīng)性及可重構(gòu)性，結(jié)...
上傳時間： 2013-06-24
上傳用戶：wangrong
資源簡介：雷達信號處理是雷達系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列（FPGA）在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達信號處理中也占據(jù)了重要地位。 針對脈壓雷達信號處理的FPGA實...
上傳時間： 2013-06-24
上傳用戶：lingzhichao
資源簡介：該論文介紹二次雷達的基本概念、發(fā)展歷史、工作流程和運作機理以及單脈沖二次雷達的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達應(yīng)答信號處理器的硬件結(jié)構(gòu)進行改進,提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點是結(jié)構(gòu)靈活,有較強的通...
上傳時間： 2013-04-24
上傳用戶：gokk
資源簡介：將虛擬儀器技術(shù)同F(xiàn)PGA技術(shù)結(jié)合，設(shè)計了一個頻率可控的DDS任意波形信號發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ)上，分別介紹了上位機虛擬儀器監(jiān)控面板的功能和結(jié)構(gòu)，以及實現(xiàn)DDS功能的下位機FPGA器件各模塊化電路的作用。經(jīng)過設(shè)計和電路...
上傳時間： 2013-10-28
上傳用戶：sglccwk
資源簡介：基于FPGA數(shù)字電壓表的設(shè)計 EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。 EDA技術(shù)就是以計算機為...
上傳時間： 2013-11-24
上傳用戶：無聊來刷下
資源簡介：基于FPGA流水線CPU控制器的設(shè)計與實現(xiàn)：在FPGA上設(shè)計并實現(xiàn)了一種具有MIPS風格的CPU硬布線控制器。
上傳時間： 2013-08-06
上傳用戶：qw12
資源簡介：VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計
上傳時間： 2013-08-09
上傳用戶：15071087253
資源簡介：基于FPGA數(shù)字電壓表的設(shè)計 EDA是電子設(shè)計自動化（Electronic Design Automation）的縮寫，在20世紀60年代中期從計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）和計算機輔助工程（CAE）的概念發(fā)展而來的。 EDA技術(shù)就是以計算機為...
上傳時間： 2013-10-22
上傳用戶：Shaikh
資源簡介：可編程邏輯器件FPGA(現(xiàn)場可編程門陣列)和CPLD(復雜可編程邏輯器件)越來越多的應(yīng)用于數(shù)字信號處理領(lǐng)域，與傳統(tǒng)的ASIC(專用集成電路)和DSP(數(shù)字信號處理器)相比，基于FPGA和CPLD實現(xiàn)的數(shù)字信號處理系統(tǒng)具有更高的實時性和可嵌入性，能夠方便地實現(xiàn)系統(tǒng)的集成與...
上傳時間： 2013-07-18
上傳用戶：wpt
資源簡介：本文從總體方案、硬件電路、軟件程序、性能測試等幾個方面詳細地闡述了基于FPGA與USB2.0的數(shù)據(jù)采集系統(tǒng)。采集系統(tǒng)選用高采樣率低噪聲的12位AD轉(zhuǎn)換芯片進行AD轉(zhuǎn)換電路設(shè)計；借助頻率高、內(nèi)部時延小的FPGA芯片實現(xiàn)USB固件并以此控制USB接口芯片，通過乒乓的方式...
上傳時間： 2013-04-24
上傳用戶：xuanjie
資源簡介：在VTS(Vessel Tramc Services船舶交管系統(tǒng))系統(tǒng)中，雷達信號的處理器的能力己成為制約雷達目標錄取、跟蹤處理能力和可靠性以及整個VTS系統(tǒng)工作的主要因素。隨著區(qū)域性VTS的建立，要求將雷達信號以最高的質(zhì)量和最低的代價遠距離傳輸，而達到這一要求的關(guān)鍵技術(shù)...
上傳時間： 2013-04-24
上傳用戶：pei5
資源簡介：基于matlab中的simulink搭建的雷達信號處理仿真平臺
上傳時間： 2013-12-19
上傳用戶：從此走出陰霾
資源簡介：一種基于A／D采樣的低頻信號測量方法：介紹了數(shù)據(jù)采樣的方法．相應(yīng)的硬件電路的設(shè)計．軟件算法。并給出測量結(jié)果分析和減小誤差補償?shù)姆椒?/p>
上傳時間： 2016-02-22
上傳用戶：181992417
資源簡介：基于颶風1 FPGA 和stc單片機的dds信號源 程序是自己些的 能用 最大頻率是2M
上傳時間： 2013-12-28
上傳用戶：Ants
資源簡介：使用C8051F020和FPGA設(shè)計的低頻信號相位測量儀器，里面有詳細程序和硬件電路圖。
上傳時間： 2016-09-03
上傳用戶：ikemada
資源簡介：:詳細介紹了基于LabV IEW和Matlab的虛擬信號分析儀的設(shè)計過程。該信號分析儀可以完全替代傳統(tǒng)意義上的信號分析儀,實現(xiàn)其全部功能,并且具有造價低(只在通用計算機上增加一塊數(shù)據(jù)采集卡) ,使用方便,可實現(xiàn)資源共享,更新?lián)Q代容易等特點。
上傳時間： 2014-01-16
上傳用戶：luke5347
資源簡介：基于FPGA與PC機的地震動信號采集與處理系統(tǒng)的研究與實現(xiàn)
上傳時間： 2017-05-19
上傳用戶：qweqweqwe
資源簡介：VHDL 基于FPGA 和VGA 接口的應(yīng)用設(shè)計
上傳時間： 2013-12-19
上傳用戶：manlian
資源簡介：基于FPGA的可編程數(shù)字濾波器系統(tǒng),基于FPGA的數(shù)字濾波器的設(shè)計與實現(xiàn),基于FPGA流水線分布式算法的FIR濾波器的實現(xiàn)
上傳時間： 2014-01-19
上傳用戶：chenxichenyue
資源簡介：基于FPGA流水線CPU控制器的設(shè)計與實現(xiàn)：在FPGA上設(shè)計并實現(xiàn)了一種具有MIPS風格的CPU硬布線控制器。
上傳時間： 2017-08-21
上傳用戶：ma1301115706
資源簡介：討論了一類基于FPGA 和USB 接口的高速高精度通用數(shù)據(jù)采集卡的設(shè)計方法, 該方法充分發(fā)揮了FPGA 和USB 的優(yōu)點, 解決了傳統(tǒng)數(shù)據(jù)采集卡的缺陷.
上傳時間： 2015-05-25
上傳用戶：wjc511
資源簡介：該文檔為基于FPGA車牌識別系統(tǒng)的設(shè)計與實現(xiàn)總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
上傳時間： 2021-12-09
上傳用戶：qingfengchizhu
資源簡介：基于FPGA數(shù)字頻率計的設(shè)計共19頁這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
上傳時間： 2022-03-10
上傳用戶：
