亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > DSP編程 > 基于DSP Builder數字信號處理器的FPGA設計

基于DSP Builder數字信號處理器的FPGA設計

資 源 簡 介

針對使用硬件描述語言進行設計存在的問題,提出一種基于FPGA并采用DSP Builder作為設計工具的數字信號處理器設計方法。并按照Matlab/Simulink/DSP Builder/QuartusⅡ設計流程,設計了一個12階FIR 低通數字濾波器,通過Quartus 時序仿真及嵌入式邏輯分析儀SignalTapⅡ硬件測試對設計進行了驗證。結果表明,所設計的FIR 濾波器功能正確,性能良好。

Abstract:
 Aiming at the problems in designing DSP using HDL,a method of designing DSP based on FPGA which using DSP Builder as designed tool is pointed out.A 12-order low-pass FIR digital filter was designed according to the process of Matlab/Simulink/DSP Builder/QuartusⅡ, and the design was verified by the timing simulation based on QuartusⅡand practical test based on SignalTapⅡ. The result shows the designed filter is correct in function and good in performance.

相 關 資 源

主站蜘蛛池模板: 新田县| 新营市| 金溪县| 长春市| 郸城县| 邯郸县| 台东市| 祥云县| 潜山县| 开封县| 修水县| 田林县| 凤冈县| 九台市| 措美县| 建始县| 资源县| 珲春市| 黔东| 福州市| 获嘉县| 塔城市| 武冈市| 施甸县| 浦江县| 东安县| 凯里市| 新平| 平乐县| 东光县| 田东县| 元氏县| 玉门市| 隆子县| 农安县| 福鼎市| 盐亭县| 兴化市| 蒙城县| 额尔古纳市| 龙江县|