求數(shù)字系統(tǒng)設(shè)計(jì)的與非門簡化的立方體運(yùn)算的質(zhì)立方體的選拔法程序
資源簡介：求數(shù)字系統(tǒng)設(shè)計(jì)的與非門簡化的立方體運(yùn)算的質(zhì)立方體的選拔法程序
上傳時(shí)間： 2013-12-10
上傳用戶：lanjisu111
資源簡介：大型數(shù)字系統(tǒng)設(shè)計(jì)中，vhdl中從算法到硬線邏輯實(shí)現(xiàn)的教程
上傳時(shí)間： 2017-03-31
上傳用戶：yuanyuan123
資源簡介：用于數(shù)字系統(tǒng)設(shè)計(jì),求與非門組合簡化的立方體方法,就質(zhì)立方體的一個(gè)程序
上傳時(shí)間： 2015-10-20
上傳用戶：tianyi223
資源簡介：用VHDL語言設(shè)計(jì)的二輸入與非門電路,結(jié)構(gòu)簡單,使用,希望能有所幫助,謝謝批評指導(dǎo)!
上傳時(shí)間： 2016-06-22
上傳用戶：miaochun888
資源簡介：這是用VHDL語言設(shè)計(jì)的四輸入與非門電路,很簡單,也很實(shí)用,希望對大家能有幫助,謝謝批評指導(dǎo).
上傳時(shí)間： 2016-06-22
上傳用戶：xhz1993
資源簡介：OVL——基于斷言的verilog驗(yàn)證 Verilog數(shù)字系統(tǒng)設(shè)計(jì):RTL綜合、測試平臺與驗(yàn)證
上傳時(shí)間： 2014-01-07
上傳用戶：familiarsmile
資源簡介：東南大學(xué)學(xué)生數(shù)字系統(tǒng)設(shè)計(jì)實(shí)驗(yàn)：用VHDL語言編寫Printer與CPU互連的接口程序
上傳時(shí)間： 2013-12-22
上傳用戶：3到15
資源簡介：?實(shí)用數(shù)字系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)，數(shù)碼管的設(shè)計(jì)
上傳時(shí)間： 2013-10-22
上傳用戶：kongrong
資源簡介：VHDL語言100例詳解。詳細(xì)講解了用VHDL語言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識。用100個(gè)實(shí)例，不僅進(jìn)行基礎(chǔ)的門電路設(shè)計(jì)，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。這些實(shí)例可以直接被調(diào)用。
上傳時(shí)間： 2014-01-07
上傳用戶：lhw888
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)教程 本書將數(shù)字系統(tǒng)作為一個(gè)整體的系統(tǒng)，并按層次結(jié)構(gòu)對數(shù)字系統(tǒng)進(jìn)行劃分和論述。論題涉及了數(shù)字系統(tǒng)技術(shù)的各個(gè)方面，如：數(shù)制、編碼、布爾代數(shù)、邏輯門、組合邏輯設(shè)計(jì)、時(shí)序電路、VHDL基本概念、VLSI設(shè)計(jì)基本概念、CMOS邏輯電路和硅芯片、...
上傳時(shí)間： 2013-12-26
上傳用戶：agent
資源簡介：《數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL》 闡述數(shù)字系統(tǒng)設(shè)計(jì)方法，重點(diǎn)對用vhdl設(shè)計(jì)開發(fā)常用的數(shù)字電路和數(shù)字系統(tǒng)進(jìn)行具體闡述，配合大量設(shè)計(jì)實(shí)例。
上傳時(shí)間： 2013-12-28
上傳用戶：zhaoq123
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)與verilog實(shí)現(xiàn)，是一本pdf格式的電子書
上傳時(shí)間： 2013-12-17
上傳用戶：84425894
資源簡介：本教程的目的是為了幫助大家進(jìn)行實(shí)戰(zhàn)演練，熟悉軟硬件的相關(guān)知識，而不是為了講解 Verilog HDL語言。所以在學(xué)習(xí)本教程之前，大家應(yīng)先學(xué)習(xí)Verilog HDL的基本語法知識和編程思想，我也寫過一個(gè)關(guān)于Verilog HDL學(xué)習(xí)建議的文章，大家可以看一下：http://www.5ifpg...
上傳時(shí)間： 2022-07-18
上傳用戶：
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡介：專輯類-數(shù)字處理及顯示技術(shù)專輯-106冊-9138M 數(shù)字系統(tǒng)設(shè)計(jì)與VerilogHDL-319頁-9.3M.pdf
上傳時(shí)間： 2013-07-23
上傳用戶：淺言微笑
資源簡介：CPLD/FPGA是目前誚用最為廣泛的兩種可編程專用集成電路（ASIC），特別適合于產(chǎn)品的樣品開發(fā)與小批量生產(chǎn)。本書從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能...
上傳時(shí)間： 2013-09-06
上傳用戶：Maple
資源簡介：超詳細(xì)的項(xiàng)目管理的中文模板 項(xiàng)目經(jīng)理不可或缺的文檔集 包括立項(xiàng)管理 結(jié)項(xiàng)管理 項(xiàng)目規(guī)劃 項(xiàng)目監(jiān)控 風(fēng)險(xiǎn)管理 需求管理 需求開發(fā) 技術(shù)預(yù)研 系統(tǒng)設(shè)計(jì) 實(shí)現(xiàn)與測試 系統(tǒng)測試 Beta測試 客戶驗(yàn)收 技術(shù)評審 配置管理 質(zhì)量保證 外包與采購管理 培訓(xùn)管理 服務(wù)與維護(hù)
上傳時(shí)間： 2015-05-06
上傳用戶：電子世界
資源簡介：這是VHDL數(shù)字系統(tǒng)設(shè)計(jì)的試驗(yàn)指導(dǎo)書，里面有許多好的例子。
上傳時(shí)間： 2015-06-09
上傳用戶：wab1981
資源簡介：verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 所有例題的源程
上傳時(shí)間： 2015-06-19
上傳用戶：luopoguixiong
資源簡介：第7章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 7.1 半整數(shù)分頻器的設(shè)計(jì) 7.2 音樂發(fā)生器 7.3 2FSK/2PSK信號產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計(jì)
上傳時(shí)間： 2015-06-23
上傳用戶：tianyi223
資源簡介：電路由CD4069六反相器和74LS30八輸入一輸出與非門,可控硅電路組成的六路斷路,二路閉路多路報(bào)警器,
上傳時(shí)間： 2015-08-23
上傳用戶：CHINA526
資源簡介：（轉(zhuǎn)載)用與非門電路制作的電子蠟燭，很逼真、跟真蠟燭操作一樣。
上傳時(shí)間： 2014-01-04
上傳用戶：cccole0605
資源簡介：VHDL數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合.pdf
上傳時(shí)間： 2015-10-06
上傳用戶：cjl42111
資源簡介：求質(zhì)立方體的廣義星軹發(fā),用于數(shù)字系統(tǒng)設(shè)計(jì)自動化
上傳時(shí)間： 2015-10-20
上傳用戶：李彥東
資源簡介：數(shù)字系統(tǒng)設(shè)計(jì)這是有關(guān)的相關(guān)源代碼，有簡易CPU 除法器、計(jì)數(shù)器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高優(yōu)先級編碼器8位相等比較器 三人表決器（三種不同的描述方式） 加法器描述 8位總線收發(fā)器：74245 （注2） 地址譯碼（for ...
上傳時(shí)間： 2014-01-07
上傳用戶：924484786
資源簡介：Lattice公司的數(shù)字系統(tǒng)設(shè)計(jì)軟件ispEXPERT的使用文檔。
上傳時(shí)間： 2015-11-25
上傳用戶：zhyiroy
資源簡介：文中給出了在數(shù)字系統(tǒng)設(shè)計(jì)時(shí)常用的器件,和它們的參數(shù)希望對大家有所幫助
上傳時(shí)間： 2014-01-20
上傳用戶：jkhjkh1982
資源簡介：Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程 北航的，不錯(cuò)!
上傳時(shí)間： 2014-01-20
上傳用戶：yimoney
資源簡介：東南大學(xué)電工電子實(shí)驗(yàn)中心徐瑩雋老師的VHDL數(shù)字系統(tǒng)設(shè)計(jì)，對于VHDL的初學(xué)者非常適合。
上傳時(shí)間： 2016-02-03
上傳用戶：wmwai1314
資源簡介：包含北航夏宇聞寫《verilog數(shù)字系統(tǒng)設(shè)計(jì)》中的所有代碼
上傳時(shí)間： 2013-12-25
上傳用戶：CHENKAI
