相 關(guān) 資 源

• FIFO的verilog描述免費(fèi)下載

  資源簡介：FIFO的verilog描述

  標(biāo)簽： verilog FIFO

  上傳時間： 2013-12-01

  上傳用戶：llandlu

• FIFO的verilog代碼免費(fèi)下載

  資源簡介：FIFO的verilog代碼

  標(biāo)簽： verilog FIFO 代碼

  上傳時間： 2013-11-22

  上傳用戶：不懂夜的黑

• FIFO的verilog代碼免費(fèi)下載

  資源簡介：FIFO的verilog代碼

  標(biāo)簽： verilog FIFO 代碼

  上傳時間： 2013-12-22

  上傳用戶：ccxzzhm

• 同步FIFO的verilog編碼 同步FIFO的verilog編碼免費(fèi)下載

  資源簡介：同步FIFO的verilog編碼 同步FIFO的verilog編碼

  標(biāo)簽： verilog FIFO 編碼

  上傳時間： 2013-12-30

  上傳用戶：gonuiln

• FIFO的verilog實現(xiàn)免費(fèi)下載

  資源簡介：FIFO的verilog實現(xiàn)，內(nèi)附testbench和文檔說明

  標(biāo)簽： verilog FIFO

  上傳時間： 2013-12-24

  上傳用戶：it男一枚

• FIFO的verilog程序 已在modelsim中編譯通過 并且可以通過DC進(jìn)行綜合免費(fèi)下載

  資源簡介：FIFO的verilog程序 已在modelsim中編譯通過 并且可以通過DC進(jìn)行綜合

  標(biāo)簽： modelsim verilog FIFO 程序

  上傳時間： 2015-11-22

  上傳用戶：qq521

• 一個可綜合的同步FIFO的verilog源代碼免費(fèi)下載

  資源簡介：一個可綜合的同步FIFO的verilog源代碼

  標(biāo)簽： verilog FIFO 源代碼

  上傳時間： 2015-12-13

  上傳用戶：天誠24

• 異步FIFO的verilog程序免費(fèi)下載

  資源簡介：異步FIFO的verilog程序，含有測試平臺

  標(biāo)簽： verilog FIFO 程序

  上傳時間： 2016-02-17

  上傳用戶：z754970244

• 一個異步的FIFO的verilog程序,有測試程序免費(fèi)下載

  資源簡介：一個異步的FIFO的verilog程序,有測試程序

  標(biāo)簽： verilog FIFO 程序 測試程序

  上傳時間： 2016-08-14

  上傳用戶：1966640071

• 一個異步FIFO的verilog實現(xiàn)論文免費(fèi)下載

  資源簡介：一個異步FIFO的verilog實現(xiàn)論文

  標(biāo)簽： verilog FIFO 論文

  上傳時間： 2014-01-27

  上傳用戶：lanjisu111

• or1200開源risc cpu的verilog描述實現(xiàn)免費(fèi)下載

  資源簡介：or1200開源risc cpu的verilog描述實現(xiàn)，cpu源代碼分析與芯片設(shè)計一書的源碼

  標(biāo)簽： verilog 1200 risc cpu

  上傳時間： 2017-02-28

  上傳用戶：litianchu

• 8051內(nèi)核的verilog描述免費(fèi)下載

  資源簡介：8051內(nèi)核的verilog描述，對學(xué)習(xí)EDA和處理器設(shè)計很有用的資料。

  標(biāo)簽： verilog 8051 內(nèi)核

  上傳時間： 2017-04-02

  上傳用戶：Yukiseop

• RAm的 verilog描述免費(fèi)下載

  資源簡介：RAm的 verilog描述，在Quartus中驗證正確，可根據(jù)程序改成其他參數(shù)

  標(biāo)簽： verilog RAm

  上傳時間： 2014-01-21

  上傳用戶：litianchu

• 一個關(guān)于FIFO的verilog程序。很不錯的。免費(fèi)下載

  資源簡介：一個關(guān)于FIFO的verilog程序。很不錯的。

  標(biāo)簽： verilog FIFO 程序

  上傳時間： 2014-05-24

  上傳用戶：zhaiye

• 位加法器的verilog程序與4×4 乘法器的verilog描述！！！免費(fèi)下載

  資源簡介：位加法器的verilog程序與4×4 乘法器的verilog描述！！！

  標(biāo)簽： verilog 加法器 乘法器 程序

  上傳時間： 2013-12-21

  上傳用戶：ruixue198909

• 雙口RAM的verilog描述 雙口RAM的verilog描述免費(fèi)下載

  資源簡介：雙口RAM的verilog描述 雙口RAM的verilog描述

  標(biāo)簽： verilog RAM 雙口

  上傳時間： 2013-12-23

  上傳用戶：xg262122

• 一種新的FIFO實現(xiàn)方法,verilog描述免費(fèi)下載

  資源簡介：一種新的FIFO實現(xiàn)方法,verilog描述，通過modelsim 6.0 仿真，Quartue綜合

  標(biāo)簽： verilog FIFO 實現(xiàn)方法

  上傳時間： 2015-11-20

  上傳用戶：qq1604324866

• 使用verilog硬件描述語言完成了一個異步FIFO的設(shè)計免費(fèi)下載

  資源簡介：使用verilog硬件描述語言完成了一個異步FIFO的設(shè)計，供相關(guān)硬件開發(fā)人員參考。

  標(biāo)簽： verilog FIFO 硬件描述語言

  上傳時間： 2013-12-31

  上傳用戶：a673761058

• verilog hdl 快速入門,里面包含很多有用的硬件描述語言的程序免費(fèi)下載

  資源簡介：verilog hdl 快速入門,里面包含很多有用的硬件描述語言的程序

  標(biāo)簽： verilog hdl 快速入門 硬件描述語言

  上傳時間： 2014-01-03

  上傳用戶：愛死愛死

• 用verilog 描述的嫡編碼(entropy coding) 應(yīng)用于圖像壓縮編碼 有測試文檔免費(fèi)下載

  資源簡介：用verilog 描述的嫡編碼(entropy coding) 應(yīng)用于圖像壓縮編碼 有測試文檔

  標(biāo)簽： verilog entropy coding 編碼

  上傳時間： 2015-06-03

  上傳用戶：電子世界

• 簡單的verilog五分頻電路描述免費(fèi)下載

  資源簡介：簡單的verilog五分頻電路描述，可綜合。已經(jīng)過檢驗

  標(biāo)簽： verilog 分頻電路

  上傳時間： 2014-01-17

  上傳用戶：netwolf

• 一個pci接口的硬件描述語言的實現(xiàn)源代碼,用verilog語言實現(xiàn)免費(fèi)下載

  資源簡介：一個pci接口的硬件描述語言的實現(xiàn)源代碼,用verilog語言實現(xiàn)

  標(biāo)簽： verilog pci 接口 硬件描述語言

  上傳時間： 2015-08-10

  上傳用戶：zhichenglu

• 許多非常有用的 verilog 實例: ADC, FIFO, ADDER, MULTIPLIER 等免費(fèi)下載

  資源簡介：許多非常有用的 verilog 實例: ADC, FIFO, ADDER, MULTIPLIER 等

  標(biāo)簽： MULTIPLIER verilog ADDER FIFO

  上傳時間： 2015-10-06

  上傳用戶：電子世界

• 基于FPGA的異步FIFO的軟硬件實現(xiàn),通過verilog編程實現(xiàn)后下載到FPGA芯片免費(fèi)下載

  資源簡介：基于FPGA的異步FIFO的軟硬件實現(xiàn),通過verilog編程實現(xiàn)后下載到FPGA芯片

  標(biāo)簽： FPGA verilog FIFO 軟硬件

  上傳時間： 2015-10-19

  上傳用戶：agent

• 一個可以綜合的verilog 寫的FIFO存儲器 內(nèi)附文檔說明免費(fèi)下載

  資源簡介：一個可以綜合的verilog 寫的FIFO存儲器 內(nèi)附文檔說明

  標(biāo)簽： verilog FIFO 存儲器 文檔

  上傳時間： 2015-11-15

  上傳用戶：Avoid98

• 異步FIFO控制器的verilog設(shè)計與實現(xiàn)免費(fèi)下載

  資源簡介：異步FIFO控制器的verilog設(shè)計與實現(xiàn)

  標(biāo)簽： verilog FIFO 控制器

  上傳時間： 2014-01-22

  上傳用戶：exxxds

• 設(shè)計FIFO,使用verilog的一篇文章免費(fèi)下載

  資源簡介：設(shè)計FIFO,使用verilog的一篇文章

  標(biāo)簽： verilog FIFO

  上傳時間： 2016-01-11

  上傳用戶：1159797854

• 自己編寫的串口UART發(fā)送的verilog模塊。與FIFO連接免費(fèi)下載

  資源簡介：自己編寫的串口UART發(fā)送的verilog模塊。與FIFO連接，可以實現(xiàn)自動連續(xù)發(fā)送。

  標(biāo)簽： verilog UART FIFO 編寫

  上傳時間： 2013-12-28

  上傳用戶：BIBI

• QVGA的Timing verilog 描述免費(fèi)下載

  資源簡介：QVGA的Timing verilog 描述

  標(biāo)簽： verilog Timing QVGA

  上傳時間： 2016-02-11

  上傳用戶：Avoid98

• FIFO的部分verilog代碼免費(fèi)下載

  資源簡介：FIFO的部分verilog代碼，其余部分我會陸續(xù)上傳，

  標(biāo)簽： verilog FIFO 分 代碼

  上傳時間： 2016-02-23

  上傳用戶：zhuoying119