FIFO FPGA
異步FIFO是一種先進(jìn)先出的電路,使用在需要產(chǎn)時數(shù)據(jù)接口的部分,用來存儲、緩沖在兩個異步時鐘之間的數(shù)據(jù)傳輸。在異步電路中,由于時鐘之間周期和相位完全獨(dú)立,因而數(shù)據(jù)的丟失概率不為零。如何設(shè)計一個高可靠性、高速的異步FIFO電路便成為一個難點(diǎn)。本設(shè)計介紹解決這一問題的一種方法。本設(shè)計采用VHDL語言的形...
異步FIFO是一種先進(jìn)先出的電路,使用在需要產(chǎn)時數(shù)據(jù)接口的部分,用來存儲、緩沖在兩個異步時鐘之間的數(shù)據(jù)傳輸。在異步電路中,由于時鐘之間周期和相位完全獨(dú)立,因而數(shù)據(jù)的丟失概率不為零。如何設(shè)計一個高可靠性、高速的異步FIFO電路便成為一個難點(diǎn)。本設(shè)計介紹解決這一問題的一種方法。本設(shè)計采用VHDL語言的形...
LM3S系列UART例程:發(fā)送FIFO觸發(fā)中斷原理...
LM3S系列UART例程:發(fā)送FIFO工作原理...
LM3S系列UART例程:以FIFO中斷方式發(fā)送...
LM3S系列UART例程:以FIFO中斷方式接收...