60進制加法計數器設計時主要采用數電知識，采用清零法和反饋置數法進行電路設計。用兩片74161，采用反饋清零法進行電路設計，此時相當于設計兩個加法計數器，左邊的是高位片，此時的高位片在電路中相當于是一片六進制的加法計數器，逢六進清零，右邊的是低位片，相當于一個十進制的加法計數器，逢十清零，此電路采用置零法與反饋清零法用multisim中進行仿真
資源簡介：60進制加法計數器設計時主要采用數電知識，采用清零法和反饋置數法進行電路設計。用兩片74161，采用反饋清零法進行電路設計，此時相當于設計兩個加法計數器，左邊的是高位片，此時的高位片在電路中相當于是一片六進制的加法計數器，逢六進清零，右邊的是低位...
上傳時間： 2017-05-21
上傳用戶：ztj182002
資源簡介：M進制可逆計數器的設計、仿真及實驗
上傳時間： 2013-10-17
上傳用戶：oojj
資源簡介：24,60,100進制的計數器，還有數字時鐘，歡迎下載哦~
上傳時間： 2013-12-07
上傳用戶：wweqas
資源簡介：60進制計數器 序列檢測器 適用于MAX PLUS2程序開發
上傳時間： 2013-12-02
上傳用戶：wuyuying
資源簡介：8位十六進制頻率計設計 根據頻率的定義和頻率測量的基本原理，測定信號的頻率必須有一個脈寬為1s的輸入信號脈沖計數允許信號；1s計數結束后，計數值被鎖入鎖存器，計數器清零，為下一測頻計數周期做好準備。測頻控制信號可由一個獨立的發生器（FTCTRL）來產生...
上傳時間： 2013-12-26
上傳用戶：咔樂塢
資源簡介：該程序實現的是10進制的計數器，具有置位復位的功能。
上傳時間： 2015-04-18
上傳用戶：sunjet
資源簡介：60進制減法 相比較 代碼效率高 可以進行級聯
上傳時間： 2015-07-05
上傳用戶：趙云興
資源簡介：該代碼是100進制可逆計數器的源代碼，已經在軟件上調試過了，比較有用的
上傳時間： 2015-08-23
上傳用戶：冇尾飛鉈
資源簡介：60進制加法器 本人自己編的，已通過老師檢驗，如有不足之處請多多指教
上傳時間： 2014-01-08
上傳用戶：chenjjer
資源簡介：16位10進制加法程序，KEIL51編寫，適合單片機
上傳時間： 2013-12-28
上傳用戶：ruixue198909
資源簡介：調用方法,簡單的使用棧實現進制間的轉換。如十進制和八進制的轉換/設計一個算法，將順序表重新排列成以第一個元素為界的兩部分，前一部分元素的值都小于它，后一部分元素的值都大于或等于它。
上傳時間： 2016-12-04
上傳用戶：llandlu
資源簡介：能夠實現小時（24進制）、分鐘和秒鐘（60進制）的計數功能 具有復位功能 功能擴展：具有整點報時提示、定時鬧鐘等功能
上傳時間： 2014-06-20
上傳用戶：wff
資源簡介：實現60進制的計數，每60個脈沖上升沿進一次位。
上傳時間： 2014-01-01
上傳用戶：h886166
資源簡介：vhdl 十進制加法計數器設計 已經調試成功
上傳時間： 2014-01-01
上傳用戶：sy_jiadeyi
資源簡介：使用VHDL實現16進制的計數器的算法程序
上傳時間： 2013-12-06
上傳用戶：xuanjie
資源簡介：1.七段數碼管譯碼器 2.4人表決器 3.4進制加減法計數器~具有進位和借位功能
上傳時間： 2013-12-20
上傳用戶：ecooo
資源簡介：任意進制轉換。 1、輸入要輸入的進制 2、輸入要轉換的數 3、輸入要轉成的進制
上傳時間： 2017-06-11
上傳用戶：cjl42111
資源簡介：設計中主要是數態顯示，并用鍵盤可以控制數碼管顯示內容。
上傳時間： 2014-01-01
上傳用戶：Ants
資源簡介：1．程序一：在顯示器上顯示四位十六進制數； 2．程序二：將8個鍵按實驗室要求定義鍵值，按任意鍵在顯示器上顯示對應鍵值，要求顯示能左移 3．程序三實現以下要求： a).定義鍵盤按鍵，5個為數字鍵，3個功能鍵：加號＋，乘號*，等號＝； b).可進行三位1...
上傳時間： 2014-01-21
上傳用戶：litianchu
資源簡介：帶左拐的交通燈設計與25進制的加法計數器，Maxplus2軟件中的Verilog語言編寫
上傳時間： 2015-10-08
上傳用戶：Shaikh
資源簡介：電子時鐘VHDL程序與仿真 10進制計數器設計與仿真 6進制計數器設計與仿真
上傳時間： 2014-08-13
上傳用戶：ztj182002
資源簡介：同步計數器和異步計數器在設計時有哪些區別？試用 六進制計數器和一個十進制計數器構成一個六十進制同步計數器。
上傳時間： 2013-12-14
上傳用戶：xiaoyunyun
資源簡介：題目：電子時鐘的設計 一、實驗目的： 1． 掌握多位計數器相連的設計方法。 2． 掌握十進制、六十進制、二十四進制計數器的設計方法。 3． 繼續鞏固多位數碼管的驅動及編碼。 4． 掌握揚聲器的驅動 5． 掌握EPLD技術的層次化設計方法 二、實驗要求：...
上傳時間： 2013-12-23
上傳用戶：yyq123456789
資源簡介：數字系統設計中的全加器、10進制計數器、2-4譯碼器、摩爾狀態機、2-1路選擇器的源代碼
上傳時間： 2014-01-06
上傳用戶：許小華
資源簡介：計數器是一種重要的時序邏輯電路，廣泛應用于各類數字系統中。介紹以集成計數器74LS161和74LS160為基礎，用歸零法設計N進制計數器的原理與步驟。用此方法設計了3種36進制計數器，并用Multisim10軟件進行仿真。計算機仿真結果表明設計的計數器實現了36進制計數...
上傳時間： 2013-10-11
上傳用戶：gtzj
資源簡介：數控分頻器設計:對于一個加法計數器，裝載不同的計數初始值時，會有不同頻率的溢出輸出信號。計數器溢出時，輸出‘1’電平，同時溢出時的‘1’電平反饋給計數器的輸入端作為裝載信號；否則輸出‘0’電平。
上傳時間： 2015-07-16
上傳用戶：wxhwjf
資源簡介：運用always 塊設計一個八路數據選擇器。要求：每路輸入數據與輸出數據均為4 位2進制數，當選擇開關(至少3 位)或輸入數據發生變化時，輸出數據也相應地變
上傳時間： 2015-11-07
上傳用戶：TF2015
資源簡介：把所有端口的同時置高置低,不斷閃爍 2 p1 口3 路流水燈理解2 進制數與端口的關系 3 單片機的加法:把52h+0fch 結果送p1 口 4 單片機的乘法:把ff*03h 結果送p1 5 單片機的二進制加法 6 單片機的兩位計數器 7 學習單片機的邏輯運算 8 進一步學習單片機的...
上傳時間： 2013-12-25
上傳用戶：kr770906
資源簡介：數字鐘是一個將“時”“分”“秒”顯示于人的視覺器官的計時裝置。它的計時周期為24小時；顯示滿刻度為23時59分59秒，另外具備校時功能和報時功能。因此，一個基本的數字鐘電路主要由“時”“分”“秒”計數器校時電路組成。將標準秒信號送入“秒計數器”，“...
上傳時間： 2017-01-15
上傳用戶：獨孤求源
資源簡介：學習7段數碼顯示譯碼器、十六進制計數器以及頂層連接模塊的Verilog設計； 2、掌握組合邏輯，時序邏輯以及用例化語句實現頂層模塊的Verilog設計方法； 3、熟悉QuartusⅡ的整個設計流程，仿真方法，引腳鎖定，下載及測試方法。
上傳時間： 2019-05-30
上傳用戶：Lily_liu
