基于Verilog語言的實用FPGA設計(美),國外verilog標準權威教材,現貢獻出來,不下別后悔~~
資源簡介:基于Verilog語言的實用FPGA設計(美),國外Verilog標準權威教材,現貢獻出來,不下別后悔~~
上傳時間: 2013-04-24
上傳用戶:zhyiroy
資源簡介:基于VHDL語言的實用電梯控制器的設計 源程序經Xilinx公司的Foundation軟件仿真
上傳時間: 2013-12-20
上傳用戶:gyq
資源簡介:基于VHDL語言的實用電梯控制器的設計 基于VHDL語言的實用電梯控制器的設計
上傳時間: 2014-11-28
上傳用戶:han_zh
資源簡介:基于Verilog語言的數據選擇器,包括數據選擇器的測試模塊
上傳時間: 2015-09-12
上傳用戶:黑漆漆
資源簡介:基于Verilog HDL的電梯系統設計
上傳時間: 2015-11-22
上傳用戶:Divine
資源簡介:基于Verilog HDL的異步FIFO設計與實現
上傳時間: 2013-12-19
上傳用戶:a3318966
資源簡介:基于Verilog語言的GPS模擬源代碼,代碼為4顆星,包含噪聲信號。
上傳時間: 2017-04-20
上傳用戶:569342831
資源簡介:基于java語言的程序算法設計 功能齊全 設計創新
上傳時間: 2017-05-04
上傳用戶:15071087253
資源簡介:基于Verilog語言的數字通信系統的幀同步的實現原理以及Verilog代碼實現
上傳時間: 2017-07-02
上傳用戶:lwwhust
資源簡介:該文檔為基于vhdl語言的數字時鐘設計說明書簡介資料,講解的還不錯,感興趣的可以下載看看…………………………
上傳時間: 2021-10-20
上傳用戶:
資源簡介:基于MATLAB語言的數字濾波器設計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2021-12-25
上傳用戶:
資源簡介:高清電子書-基于Verilog+HDL的通信系統設計334頁
上傳時間: 2022-02-16
上傳用戶:
資源簡介:基于MATLAB語言的機械優化設計這是一份非常不錯的資料,歡迎下載,希望對您有幫助!
上傳時間: 2022-03-02
上傳用戶:bluedrops
資源簡介:這是基于Verilog語言寫的,是基于FPGA的數字鎖相環的設計,用modelsim打開
上傳時間: 2014-01-24
上傳用戶:yangbo69
資源簡介:采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
上傳時間: 2013-09-01
上傳用戶:喵米米米
資源簡介:基于VHDL語言的函數發生器的設計,基于FPGA的波形發生器
上傳時間: 2017-07-17
上傳用戶:xymbian
資源簡介:基于VHDL語言的高精度頻率計的設計,已通過實驗測試
上傳時間: 2015-05-24
上傳用戶:zhangjinzj
資源簡介:這是作者自己編寫的基于matlab語言的程序設計。遺傳算法的函數優化 應用。
上傳時間: 2013-12-26
上傳用戶:wlcaption
資源簡介:這是作者自己編寫的基于matlab語言的程序設計。matlab的免疫遺傳算法。多指教。
上傳時間: 2013-12-11
上傳用戶:牧羊人8920
資源簡介:基于c語言的程序設計,程序簡單易用,能夠縮短時間,特別適用于c語言開發
上傳時間: 2015-06-13
上傳用戶:1159797854
資源簡介:基于matlab語言的程序設計,包括人工免疫算法 遺傳算法程序比較.用于tsp問題研究
上傳時間: 2014-08-13
上傳用戶:思琦琦
資源簡介:基于Verilog-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 9.1.1 由系統功能描述時序關系 9.1.2 流程圖的設計 9.1.3 系統功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細描述及仿真 9.1.6 功能模塊Verilog-HDL描述...
上傳時間: 2015-09-16
上傳用戶:chfanjiang
資源簡介:基于Verilog-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設計的思路與流程 9.2.3 LCD顯示單元的硬件實現 9.2.4 可編程單脈沖數據的BCD碼化 9.2.5 task的使用...
上傳時間: 2014-06-23
上傳用戶:xc216
資源簡介:基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 9.3.1 脈沖計數器的工作原理 9.3.2 計數模塊的設計與實現 9.3.3 parameter的使用方法 9.3.4 repeat循環語句的使用方法 9.3.5 系統函數$random的使用方法 9.3.6 脈...
上傳時間: 2013-12-14
上傳用戶:jeffery
資源簡介:基于Verilog-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設計與實現 9.4.4 while循環語句的使用方法 9.4.5 門控信號發生模塊的設計與實現 9...
上傳時間: 2013-12-01
上傳用戶:frank1234
資源簡介:基于Verilog-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 9.5.1 脈沖周期的測量原理 9.5.2 周期計的工作原理 9.5.3 周期測量模塊的設計與實現 9.5.4 forever循環語句的使用方法 9.5.5 disable禁止語句的使用方法 9....
上傳時間: 2015-09-16
上傳用戶:皇族傳媒
資源簡介:基于Verilog-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示 9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 9.8.2 單個靜止漢字顯示的硬件實現 9.8.3 多個靜止漢字顯示的設計原理及其硬件實現 9.8.4 單個運動漢字顯示的設計原理...
上傳時間: 2013-12-31
上傳用戶:l254587896
資源簡介:采用Verilog語言,實現了FPGA控制視頻芯片的數據采集,并將數據按幀存儲起來
上傳時間: 2013-12-25
上傳用戶:小鵬
資源簡介:vhdl to Verilog語言的編程設計,很有參考價值。
上傳時間: 2015-11-13
上傳用戶:2467478207
資源簡介:基于VHDL語言的HDB3碼編譯碼器的設計 HDB3 碼的全稱是三階高密度雙極性碼,它是數字基帶傳輸中的一種重要碼型,具有頻譜中無直流分量、能量集中、提取位同步信息方便等優點。HDB3 碼是在AMI碼(極性交替轉換碼)的基礎上發展起來的,解決了AMI碼在連0碼過多時...
上傳時間: 2015-12-21
上傳用戶:jeffery