基于verilog語言的數(shù)據(jù)選擇器，包括數(shù)據(jù)選擇器的測試模塊
資源簡介：基于verilog語言的數(shù)據(jù)選擇器，包括數(shù)據(jù)選擇器的測試模塊
上傳時間： 2015-09-12
上傳用戶：黑漆漆
資源簡介：基于verilog語言的實(shí)用FPGA設(shè)計(美),國外verilog標(biāo)準(zhǔn)權(quán)威教材，現(xiàn)貢獻(xiàn)出來，不下別后悔~~
上傳時間： 2013-04-24
上傳用戶：zhyiroy
資源簡介：用vhdl的4x4的數(shù)據(jù)選擇器，在maxplusII下編譯、仿真通過。是構(gòu)成大型數(shù)字電路的重要部件。適合vhdl初學(xué)者分析學(xué)習(xí)。
上傳時間： 2015-04-13
上傳用戶：banyou
資源簡介：基于C語言的數(shù)據(jù)結(jié)構(gòu)算法,雙向鏈表定義函數(shù).
上傳時間： 2015-06-02
上傳用戶：xuan‘nian
資源簡介：基于CAN總線的數(shù)據(jù)采集器的設(shè)計 基于CAN總線的數(shù)據(jù)采集器的設(shè)計
上傳時間： 2014-01-20
上傳用戶：lht618
資源簡介：基于Small RTOS51的數(shù)據(jù)采集器設(shè)計
上傳時間： 2013-12-15
上傳用戶：邶刖
資源簡介：基于verilog語言的ＧＰＳ模擬源代碼，代碼為４顆星，包含噪聲信號。
上傳時間： 2017-04-20
上傳用戶：569342831
資源簡介：基于C語言的數(shù)據(jù)結(jié)構(gòu)算法描述，包括常用的基礎(chǔ)算法，適合初學(xué)者使用。
上傳時間： 2013-11-27
上傳用戶：壞壞的華仔
資源簡介：基于verilog語言的數(shù)字通信系統(tǒng)的幀同步的實(shí)現(xiàn)原理以及verilog代碼實(shí)現(xiàn)
上傳時間： 2017-07-02
上傳用戶：lwwhust
資源簡介：這是用verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒有密碼
上傳時間： 2014-01-25
上傳用戶：pkkkkp
資源簡介：verilog語言，2選1數(shù)據(jù)選擇器
上傳時間： 2020-05-05
上傳用戶：may14
資源簡介：隨著二十一世紀(jì)的到來，人類進(jìn)入了后PC時代。在這一階段，嵌入式技術(shù)得到了飛速發(fā)展和廣泛應(yīng)用。目前，嵌入式技術(shù)及其產(chǎn)品已廣泛應(yīng)用于智能家用電器、智能建筑、儀器儀表、通訊產(chǎn)品、工業(yè)控制、掌上型電腦、各種智能IC卡的應(yīng)用等等。將嵌入式系統(tǒng)應(yīng)用于多媒體...
上傳時間： 2013-04-24
上傳用戶：梧桐
資源簡介：這是一個基于LZARI算法的數(shù)據(jù)壓縮的類.Haruhiko Okumura 于1989年7月4日用C語言寫實(shí)現(xiàn)了這個算法.但是上面用到了一些全局或靜態(tài)的變量,在MFC下用起來很不方便.作者把它改寫成了一個C++類,使它可以方便的壓縮和解壓縮。
上傳時間： 2013-12-18
上傳用戶：thinode
資源簡介：這是一個基于LZARI算法的數(shù)據(jù)壓縮的類.Haruhiko Okumura 于1989年7月4日用c語言寫實(shí)現(xiàn)了這個算法.但是上面用到了一些全局或靜態(tài)的變量,在MFC下用起來很不方便.我把它改寫成了一個c++類,使它可以方便的壓縮和解壓縮,更重要的是,我新增加了兩個接口,這個類可以...
上傳時間： 2013-12-23
上傳用戶：問題問題
資源簡介：用于數(shù)據(jù)挖掘的分類算法,基于c語言的,一個c4.5分類算法
上傳時間： 2015-07-18
上傳用戶：mhp0114
資源簡介：基于c51單片機(jī)的數(shù)據(jù)采集以及通過串口發(fā)送數(shù)據(jù)到pc機(jī)的c語言程序
上傳時間： 2014-08-03
上傳用戶：gmh1314
資源簡介：基于VHDL語言的HDB3碼編譯碼器的設(shè)計 HDB3 碼的全稱是三階高密度雙極性碼，它是數(shù)字基帶傳輸中的一種重要碼型，具有頻譜中無直流分量、能量集中、提取位同步信息方便等優(yōu)點(diǎn)。HDB3 碼是在AMI碼(極性交替轉(zhuǎn)換碼)的基礎(chǔ)上發(fā)展起來的，解決了AMI碼在連0碼過多時...
上傳時間： 2015-12-21
上傳用戶：jeffery
資源簡介：PSK調(diào)制解調(diào)器的設(shè)計 我的課程設(shè)計 基于VHDL語言的設(shè)計與仿真
上傳時間： 2016-02-17
上傳用戶：chenbhdt
資源簡介：數(shù)據(jù)選擇器的multisim8仿真（邏輯分析儀）
上傳時間： 2013-12-27
上傳用戶：ve3344
資源簡介：本頻率計采用數(shù)據(jù)選擇器實(shí)現(xiàn)對任意周期信號的頻率、周期、脈寬、占空比、自檢等不同功能輸入電路的選擇，通過鍵盤實(shí)現(xiàn)了各個功能的選擇，最后采用LED動態(tài)顯示模塊將所測的數(shù)值顯示出來。
上傳時間： 2013-11-25
上傳用戶：小眼睛LSL
資源簡介：基于avr單片機(jī)的模擬比較器的C語言實(shí)現(xiàn)
上傳時間： 2014-01-22
上傳用戶：陽光少年2016
資源簡介：基于C語言的VHDL數(shù)據(jù)流處理的建模工具，適合于C下編寫的算法做加速處理．
上傳時間： 2013-12-10
上傳用戶：wanqunsheng
資源簡介：8選1數(shù)據(jù)選擇器行為建模及測試verilog代碼
上傳時間： 2016-06-10
上傳用戶：英雄
資源簡介：這是基于verilog語言寫的，是基于fpga的數(shù)字鎖相環(huán)的設(shè)計，用modelsim打開
上傳時間： 2014-01-24
上傳用戶：yangbo69
資源簡介：基于C語言關(guān)于數(shù)據(jù)結(jié)構(gòu)深度優(yōu)先遍歷圖的設(shè)計。
上傳時間： 2013-12-22
上傳用戶：VRMMO
資源簡介：用CASE實(shí)現(xiàn)4選1數(shù)據(jù)選擇器 很實(shí)用 運(yùn)用verilog
上傳時間： 2013-12-20
上傳用戶：qazxsw
資源簡介：ARM嵌入式系統(tǒng)關(guān)于定時器基于c語言的實(shí)驗代碼
上傳時間： 2013-12-20
上傳用戶：bjgaofei
資源簡介：基于VHDL語言的循環(huán)碼編碼器的程序，以一個（15，6）循環(huán)碼為例
上傳時間： 2014-01-12
上傳用戶：xwd2010
資源簡介：基于C++語言的一個數(shù)據(jù)結(jié)構(gòu)問題，實(shí)現(xiàn)學(xué)生管理系統(tǒng)的編寫，代碼無注釋
上傳時間： 2014-01-18
上傳用戶：王小奇
資源簡介：用JAVA語言實(shí)現(xiàn)基于HTTP協(xié)議的數(shù)據(jù)截獲與還原，能夠用java編寫的源碼截獲http協(xié)議數(shù)據(jù)并對其進(jìn)行還原。 首先：用Jpcap對HTTP協(xié)議數(shù)據(jù)進(jìn)行截獲。其次、通過分析HTTP協(xié)議和數(shù)據(jù)還原得到HTTP協(xié)議數(shù)據(jù)。
上傳時間： 2014-01-12
上傳用戶：葉山豪
