相 關(guān) 資 源

• 基于verilog語(yǔ)言的數(shù)據(jù)選擇器免費(fèi)下載

  資源簡(jiǎn)介：基于verilog語(yǔ)言的數(shù)據(jù)選擇器，包括數(shù)據(jù)選擇器的測(cè)試模塊

  標(biāo)簽： verilog 語(yǔ)言 數(shù)據(jù)選擇器

  上傳時(shí)間： 2015-09-12

  上傳用戶(hù)：黑漆漆

• 基于verilog語(yǔ)言的實(shí)用FPGA設(shè)計(jì)(美）科夫曼免費(fèi)下載

  資源簡(jiǎn)介：基于verilog語(yǔ)言的實(shí)用FPGA設(shè)計(jì)(美),國(guó)外verilog標(biāo)準(zhǔn)權(quán)威教材，現(xiàn)貢獻(xiàn)出來(lái)，不下別后悔~~

  標(biāo)簽： verilog FPGA 語(yǔ)言

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：zhyiroy

• 用vhdl的4x4的數(shù)據(jù)選擇器免費(fèi)下載

  資源簡(jiǎn)介：用vhdl的4x4的數(shù)據(jù)選擇器，在maxplusII下編譯、仿真通過(guò)。是構(gòu)成大型數(shù)字電路的重要部件。適合vhdl初學(xué)者分析學(xué)習(xí)。

  標(biāo)簽： vhdl 4x4 數(shù)據(jù)選擇器

  上傳時(shí)間： 2015-04-13

  上傳用戶(hù)：banyou

• 基于C語(yǔ)言的數(shù)據(jù)結(jié)構(gòu)算法,雙向鏈表定義函數(shù).免費(fèi)下載

  資源簡(jiǎn)介：基于C語(yǔ)言的數(shù)據(jù)結(jié)構(gòu)算法,雙向鏈表定義函數(shù).

  標(biāo)簽： C語(yǔ)言 數(shù)據(jù)結(jié)構(gòu) 定義 函數(shù)

  上傳時(shí)間： 2015-06-02

  上傳用戶(hù)：xuan‘nian

• 基于CAN總線(xiàn)的數(shù)據(jù)采集器的設(shè)計(jì) 基于CAN總線(xiàn)的數(shù)據(jù)采集器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于CAN總線(xiàn)的數(shù)據(jù)采集器的設(shè)計(jì) 基于CAN總線(xiàn)的數(shù)據(jù)采集器的設(shè)計(jì)

  標(biāo)簽： CAN 總線(xiàn) 數(shù)據(jù)采集器

  上傳時(shí)間： 2014-01-20

  上傳用戶(hù)：lht618

• 基于Small RTOS51的數(shù)據(jù)采集器設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：基于Small RTOS51的數(shù)據(jù)采集器設(shè)計(jì)

  標(biāo)簽： Small RTOS 51 數(shù)據(jù)

  上傳時(shí)間： 2013-12-15

  上傳用戶(hù)：邶刖

• 基于verilog語(yǔ)言的ＧＰＳ模擬源代碼免費(fèi)下載

  資源簡(jiǎn)介：基于verilog語(yǔ)言的ＧＰＳ模擬源代碼，代碼為４顆星，包含噪聲信號(hào)。

  標(biāo)簽： verilog 語(yǔ)言 模擬源 代碼

  上傳時(shí)間： 2017-04-20

  上傳用戶(hù)：569342831

• 基于C語(yǔ)言的數(shù)據(jù)結(jié)構(gòu)算法描述免費(fèi)下載

  資源簡(jiǎn)介：基于C語(yǔ)言的數(shù)據(jù)結(jié)構(gòu)算法描述，包括常用的基礎(chǔ)算法，適合初學(xué)者使用。

  標(biāo)簽： C語(yǔ)言 數(shù)據(jù)結(jié)構(gòu) 算法

  上傳時(shí)間： 2013-11-27

  上傳用戶(hù)：壞壞的華仔

• 基于verilog語(yǔ)言的數(shù)字通信系統(tǒng)的幀同步的實(shí)現(xiàn)原理以及verilog代碼實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于verilog語(yǔ)言的數(shù)字通信系統(tǒng)的幀同步的實(shí)現(xiàn)原理以及verilog代碼實(shí)現(xiàn)

  標(biāo)簽： verilog 語(yǔ)言 數(shù)字通信系統(tǒng) 幀同步

  上傳時(shí)間： 2017-07-02

  上傳用戶(hù)：lwwhust

• 這是用verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒(méi)有密碼免費(fèi)下載

  資源簡(jiǎn)介：這是用verilog HDL編好的2選一數(shù)據(jù)選擇器 可以直接使用 沒(méi)有密碼

  標(biāo)簽： verilog HDL 數(shù)據(jù)選擇器 密碼

  上傳時(shí)間： 2014-01-25

  上傳用戶(hù)：pkkkkp

• 2選1數(shù)據(jù)選擇器verilog免費(fèi)下載

  資源簡(jiǎn)介：verilog語(yǔ)言，2選1數(shù)據(jù)選擇器

  標(biāo)簽： verilog 數(shù)據(jù)選擇器

  上傳時(shí)間： 2020-05-05

  上傳用戶(hù)：may14

• 基于嵌入式Linux的多媒體播放器設(shè)計(jì).rar免費(fèi)下載

  資源簡(jiǎn)介：隨著二十一世紀(jì)的到來(lái)，人類(lèi)進(jìn)入了后PC時(shí)代。在這一階段，嵌入式技術(shù)得到了飛速發(fā)展和廣泛應(yīng)用。目前，嵌入式技術(shù)及其產(chǎn)品已廣泛應(yīng)用于智能家用電器、智能建筑、儀器儀表、通訊產(chǎn)品、工業(yè)控制、掌上型電腦、各種智能IC卡的應(yīng)用等等。將嵌入式系統(tǒng)應(yīng)用于多媒體...

  標(biāo)簽： Linux 嵌入式 多媒體播放器

  上傳時(shí)間： 2013-04-24

  上傳用戶(hù)：梧桐

• 這是一個(gè)基于LZARI算法的數(shù)據(jù)壓縮的類(lèi).Haruhiko Okumura 于1989年7月4日用C語(yǔ)言寫(xiě)實(shí)現(xiàn)了這個(gè)算法.但是上面用到了一些全局或靜態(tài)的變量,在MFC下用起來(lái)很不方便.作者把它改寫(xiě)成了免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)基于LZARI算法的數(shù)據(jù)壓縮的類(lèi).Haruhiko Okumura 于1989年7月4日用C語(yǔ)言寫(xiě)實(shí)現(xiàn)了這個(gè)算法.但是上面用到了一些全局或靜態(tài)的變量,在MFC下用起來(lái)很不方便.作者把它改寫(xiě)成了一個(gè)C++類(lèi),使它可以方便的壓縮和解壓縮。

  標(biāo)簽： Haruhiko Okumura LZARI 1989

  上傳時(shí)間： 2013-12-18

  上傳用戶(hù)：thinode

• 這是一個(gè)基于LZARI算法的數(shù)據(jù)壓縮的類(lèi).Haruhiko Okumura 于1989年7月4日用c語(yǔ)言寫(xiě)實(shí)現(xiàn)了這個(gè)算法.但是上面用到了一些全局或靜態(tài)的變量,在MFC下用起來(lái)很不方便.我把它改寫(xiě)成了一免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)基于LZARI算法的數(shù)據(jù)壓縮的類(lèi).Haruhiko Okumura 于1989年7月4日用c語(yǔ)言寫(xiě)實(shí)現(xiàn)了這個(gè)算法.但是上面用到了一些全局或靜態(tài)的變量,在MFC下用起來(lái)很不方便.我把它改寫(xiě)成了一個(gè)c++類(lèi),使它可以方便的壓縮和解壓縮,更重要的是,我新增加了兩個(gè)接口,這個(gè)類(lèi)可以...

  標(biāo)簽： Haruhiko Okumura LZARI 1989

  上傳時(shí)間： 2013-12-23

  上傳用戶(hù)：問(wèn)題問(wèn)題

• 用于數(shù)據(jù)挖掘的分類(lèi)算法,基于c語(yǔ)言的,一個(gè)c4.5分類(lèi)算法免費(fèi)下載

  資源簡(jiǎn)介：用于數(shù)據(jù)挖掘的分類(lèi)算法,基于c語(yǔ)言的,一個(gè)c4.5分類(lèi)算法

  標(biāo)簽： 4.5 分類(lèi)算法 數(shù)據(jù)挖掘 c語(yǔ)言

  上傳時(shí)間： 2015-07-18

  上傳用戶(hù)：mhp0114

• 基于c51單片機(jī)的數(shù)據(jù)采集以及通過(guò)串口發(fā)送數(shù)據(jù)到pc機(jī)的c語(yǔ)言程序免費(fèi)下載

  資源簡(jiǎn)介：基于c51單片機(jī)的數(shù)據(jù)采集以及通過(guò)串口發(fā)送數(shù)據(jù)到pc機(jī)的c語(yǔ)言程序

  標(biāo)簽： c51 單片機(jī) 串口發(fā)送 c語(yǔ)言

  上傳時(shí)間： 2014-08-03

  上傳用戶(hù)：gmh1314

• 基于VHDL語(yǔ)言的HDB3碼編譯碼器的設(shè)計(jì) HDB3 碼的全稱(chēng)是三階高密度雙極性碼免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL語(yǔ)言的HDB3碼編譯碼器的設(shè)計(jì) HDB3 碼的全稱(chēng)是三階高密度雙極性碼，它是數(shù)字基帶傳輸中的一種重要碼型，具有頻譜中無(wú)直流分量、能量集中、提取位同步信息方便等優(yōu)點(diǎn)。HDB3 碼是在AMI碼(極性交替轉(zhuǎn)換碼)的基礎(chǔ)上發(fā)展起來(lái)的，解決了AMI碼在連0碼過(guò)多時(shí)...

  標(biāo)簽： HDB3 VHDL 語(yǔ)言 編譯碼器

  上傳時(shí)間： 2015-12-21

  上傳用戶(hù)：jeffery

• PSK調(diào)制解調(diào)器的設(shè)計(jì) 我的課程設(shè)計(jì) 基于VHDL語(yǔ)言的設(shè)計(jì)與仿真免費(fèi)下載

  資源簡(jiǎn)介：PSK調(diào)制解調(diào)器的設(shè)計(jì) 我的課程設(shè)計(jì) 基于VHDL語(yǔ)言的設(shè)計(jì)與仿真

  標(biāo)簽： VHDL PSK 調(diào)制解調(diào)器 語(yǔ)言

  上傳時(shí)間： 2016-02-17

  上傳用戶(hù)：chenbhdt

• 數(shù)據(jù)選擇器的multisim8仿真（邏輯分析儀）免費(fèi)下載

  資源簡(jiǎn)介：數(shù)據(jù)選擇器的multisim8仿真（邏輯分析儀）

  標(biāo)簽： multisim8 數(shù)據(jù)選擇器 仿真 邏輯分析儀

  上傳時(shí)間： 2013-12-27

  上傳用戶(hù)：ve3344

• 本頻率計(jì)采用數(shù)據(jù)選擇器實(shí)現(xiàn)對(duì)任意周期信號(hào)的頻率、周期、脈寬、占空比、自檢等不同功能輸入電路的選擇免費(fèi)下載

  資源簡(jiǎn)介：本頻率計(jì)采用數(shù)據(jù)選擇器實(shí)現(xiàn)對(duì)任意周期信號(hào)的頻率、周期、脈寬、占空比、自檢等不同功能輸入電路的選擇，通過(guò)鍵盤(pán)實(shí)現(xiàn)了各個(gè)功能的選擇，最后采用LED動(dòng)態(tài)顯示模塊將所測(cè)的數(shù)值顯示出來(lái)。

  標(biāo)簽： 頻率計(jì) 數(shù)據(jù)選擇器 周期信號(hào) 周期

  上傳時(shí)間： 2013-11-25

  上傳用戶(hù)：小眼睛LSL

• 基于avr單片機(jī)的模擬比較器的C語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：基于avr單片機(jī)的模擬比較器的C語(yǔ)言實(shí)現(xiàn)

  標(biāo)簽： avr C語(yǔ)言 單片機(jī) 模擬比較器

  上傳時(shí)間： 2014-01-22

  上傳用戶(hù)：陽(yáng)光少年2016

• 基于C語(yǔ)言的VHDL數(shù)據(jù)流處理的建模工具免費(fèi)下載

  資源簡(jiǎn)介：基于C語(yǔ)言的VHDL數(shù)據(jù)流處理的建模工具，適合于C下編寫(xiě)的算法做加速處理．

  標(biāo)簽： VHDL C語(yǔ)言 數(shù)據(jù)流 建模工具

  上傳時(shí)間： 2013-12-10

  上傳用戶(hù)：wanqunsheng

• 8選1數(shù)據(jù)選擇器行為建模及測(cè)試verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：8選1數(shù)據(jù)選擇器行為建模及測(cè)試verilog代碼

  標(biāo)簽： verilog 數(shù)據(jù)選擇器 建模 代碼

  上傳時(shí)間： 2016-06-10

  上傳用戶(hù)：英雄

• 這是基于verilog語(yǔ)言寫(xiě)的免費(fèi)下載

  資源簡(jiǎn)介：這是基于verilog語(yǔ)言寫(xiě)的，是基于fpga的數(shù)字鎖相環(huán)的設(shè)計(jì)，用modelsim打開(kāi)

  標(biāo)簽： verilog 語(yǔ)言

  上傳時(shí)間： 2014-01-24

  上傳用戶(hù)：yangbo69

• 基于C語(yǔ)言關(guān)于數(shù)據(jù)結(jié)構(gòu)深度優(yōu)先遍歷圖的設(shè)計(jì)。免費(fèi)下載

  資源簡(jiǎn)介：基于C語(yǔ)言關(guān)于數(shù)據(jù)結(jié)構(gòu)深度優(yōu)先遍歷圖的設(shè)計(jì)。

  標(biāo)簽： C語(yǔ)言 數(shù)據(jù)結(jié)構(gòu)

  上傳時(shí)間： 2013-12-22

  上傳用戶(hù)：VRMMO

• 用CASE實(shí)現(xiàn)4選1數(shù)據(jù)選擇器 很實(shí)用 運(yùn)用verilog免費(fèi)下載

  資源簡(jiǎn)介：用CASE實(shí)現(xiàn)4選1數(shù)據(jù)選擇器 很實(shí)用 運(yùn)用verilog

  標(biāo)簽： verilog CASE 數(shù)據(jù)選擇器

  上傳時(shí)間： 2013-12-20

  上傳用戶(hù)：qazxsw

• ARM嵌入式系統(tǒng)關(guān)于定時(shí)器基于c語(yǔ)言的實(shí)驗(yàn)代碼免費(fèi)下載

  資源簡(jiǎn)介：ARM嵌入式系統(tǒng)關(guān)于定時(shí)器基于c語(yǔ)言的實(shí)驗(yàn)代碼

  標(biāo)簽： ARM 嵌入式系統(tǒng) 定時(shí)器 c語(yǔ)言

  上傳時(shí)間： 2013-12-20

  上傳用戶(hù)：bjgaofei

• 基于VHDL語(yǔ)言的循環(huán)碼編碼器的程序免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL語(yǔ)言的循環(huán)碼編碼器的程序，以一個(gè)（15，6）循環(huán)碼為例

  標(biāo)簽： VHDL 語(yǔ)言 循環(huán)碼 編碼器

  上傳時(shí)間： 2014-01-12

  上傳用戶(hù)：xwd2010

• 基于C++語(yǔ)言的一個(gè)數(shù)據(jù)結(jié)構(gòu)問(wèn)題免費(fèi)下載

  資源簡(jiǎn)介：基于C++語(yǔ)言的一個(gè)數(shù)據(jù)結(jié)構(gòu)問(wèn)題，實(shí)現(xiàn)學(xué)生管理系統(tǒng)的編寫(xiě)，代碼無(wú)注釋

  標(biāo)簽： 語(yǔ)言 數(shù)據(jù)結(jié)構(gòu)

  上傳時(shí)間： 2014-01-18

  上傳用戶(hù)：王小奇

• 用JAVA語(yǔ)言實(shí)現(xiàn)基于HTTP協(xié)議的數(shù)據(jù)截獲與還原免費(fèi)下載

  資源簡(jiǎn)介：用JAVA語(yǔ)言實(shí)現(xiàn)基于HTTP協(xié)議的數(shù)據(jù)截獲與還原，能夠用java編寫(xiě)的源碼截獲http協(xié)議數(shù)據(jù)并對(duì)其進(jìn)行還原。 首先：用Jpcap對(duì)HTTP協(xié)議數(shù)據(jù)進(jìn)行截獲。其次、通過(guò)分析HTTP協(xié)議和數(shù)據(jù)還原得到HTTP協(xié)議數(shù)據(jù)。

  標(biāo)簽： JAVA HTTP 語(yǔ)言 協(xié)議

  上傳時(shí)間： 2014-01-12

  上傳用戶(hù)：葉山豪