數字電路講座:寄存器計數器分頻器
資源簡介:數字電路講座:寄存器計數器分頻器
上傳時間: 2013-10-27
上傳用戶:DXM35
資源簡介:計數器,分頻器,鎖存器,驅動器分冊
上傳時間: 2013-04-15
上傳用戶:eeworm
資源簡介:專輯類-器件數據手冊專輯-120冊-2.15G 現代集成電路實用手冊-計數器-分頻器-鎖存器-驅動器分冊-338頁-5.7M.pdf
上傳時間: 2013-04-24
上傳用戶:kiklkook
資源簡介:器件數據手冊專輯 120冊 2.15G計數器,分頻器,鎖存器,驅動器分冊 338頁 5.7M.pdf
上傳時間: 2014-05-05
上傳用戶:時代將軍
資源簡介:分頻器 8分頻器 50 已經測試 可以用 代碼可更改
上傳時間: 2014-01-06
上傳用戶:181992417
資源簡介:DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
上傳時間: 2013-12-26
上傳用戶:希醬大魔王
資源簡介:N分頻器則是一個簡單的除N 計數器。分頻器對脈沖加減電路的輸出脈沖再進行N分頻,得到整個環路的輸出信號Fout。
上傳時間: 2017-05-04
上傳用戶:royzhangsz
資源簡介:數控分頻器的輸出信號頻率為輸入數據的函數。用傳統的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差?;赩HDL 的數控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數的加法計數器和減法計數器實現...
上傳時間: 2014-11-29
上傳用戶:1051290259
資源簡介:VHDL程序來讓蜂鳴器發出音樂的聲音 這種電路設計要分好幾個模塊 主要思路是用ROM記錄樂譜 然后用分頻器分頻 還有就是用計數器讀取樂譜 另外還可以擴展 使其顯示音符 這是一個做好了的 就是ROM沒填譜
上傳時間: 2017-08-03
上傳用戶:ruan2570406
資源簡介:電子通信系統的建模與仿真 第4章 電子線路仿真試驗 4.1 信號合并 4.2 微積分 4.3 觸發器 4.4 分頻器 4.5 使能開關 4.6 編程開關 4.7 移位寄存器 4.8 整流電路 4.9 駐波演示 4.10 超外差式接收機
上傳時間: 2016-09-06
上傳用戶:zwei41
資源簡介:半整數分頻器電路的VHDL源程序,供大家學習和討論。\r\n
上傳時間: 2013-09-04
上傳用戶:fdfadfs
資源簡介:帶分頻器的bcd計數電路設計,verilog源碼
上傳時間: 2014-01-14
上傳用戶:s363994250
資源簡介:半整數分頻器電路的VHDL源程序,供大家學習和討論。
上傳時間: 2013-12-24
上傳用戶:gxf2016
資源簡介:用VHDL編寫的8位全加器,數字分頻器等程序
上傳時間: 2013-12-16
上傳用戶:ztj182002
資源簡介:第7章數字系統設計實例 7.1 半整數分頻器的設計 7.2 音樂發生器 7.3 2FSK/2PSK信號產生器 7.4 實用多功能電子表 7.5 交通燈控制器 7.6 數字頻率計
上傳時間: 2015-06-23
上傳用戶:tianyi223
資源簡介:數控分頻器設計:對于一個加法計數器,裝載不同的計數初始值時,會有不同頻率的溢出輸出信號。計數器溢出時,輸出‘1’電平,同時溢出時的‘1’電平反饋給計數器的輸入端作為裝載信號;否則輸出‘0’電平。
上傳時間: 2015-07-16
上傳用戶:wxhwjf
資源簡介:本文件介紹的是用VerilogHDL語言設計分頻器和32位計數器.
上傳時間: 2013-12-15
上傳用戶:縹緲
資源簡介:利用數控分頻器設計硬件電子琴.硬件電子琴電路模塊設計
上傳時間: 2013-11-28
上傳用戶:Shaikh
資源簡介:利用計數器和分頻器設計一個實時的時鐘。一共需要1個模24計數器、2個模6計數器、2個模10計數器、一個生成1Hz的分頻器和6個數碼管解碼器。最終用HEX5~HEX4顯示小時(0~23),用HEX3~HEX2顯示分鐘(0~59),用HEX1~HEX0顯示秒鐘(0~59)。
上傳時間: 2014-12-20
上傳用戶:dbs012280
資源簡介:本系統采用51單片機和一些用做分頻器的數字芯片,用液晶顯示頻率值。可以精確到小數點后兩位,響應時間短。
上傳時間: 2013-12-03
上傳用戶:ztj182002
資源簡介:分頻器在數字中占有很重要的地位,本文詳細解析了奇偶分頻的算法!以及小數分頻的算法!是一個難得的匯總,還有舉例供參考!
上傳時間: 2013-12-23
上傳用戶:獨孤求源
資源簡介:鍵控加/減計數器,將20MHz系統時鐘經分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz
上傳時間: 2014-01-17
上傳用戶:qweqweqwe
資源簡介:數字芯片的簡單應用有74LS294和74LS292分頻器。
上傳時間: 2013-12-27
上傳用戶:caiguoqing
資源簡介:用CD4013雙D觸發器做的脈沖4分頻器,以及單鍵觸模式燈開關介紹,只用一個觸摸電極片,就能完成開燈和關燈,以及多個觸摸式開關電路舉例
上傳時間: 2016-03-01
上傳用戶:開懷常笑
資源簡介:VHDL分頻器,利用分頻比較錯法,要實現K=324/28=8.3571428571...的分頻周期為28,18個8分頻和10個9分頻循環,所以設一個0到27的循環計數器,每當1、4、7、10、13、16、19、22、27時進行9分頻,其他時為8分頻;為使占空比盡量接近50%,需要在每一個8或9分頻...
上傳時間: 2013-11-29
上傳用戶:1079836864
資源簡介:分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL,Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計,但是,對于時鐘要求不太嚴格的設計,通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先...
上傳時間: 2016-06-14
上傳用戶:wpwpwlxwlx
資源簡介:本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計,包括偶數分頻、非 50%占空比和 50%占空比的奇數分頻、半整數 (N+0.5)分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合,形成可...
上傳時間: 2013-12-15
上傳用戶:從此走出陰霾
資源簡介:數控分頻器的設計數控分頻器的功能就是當在輸入端給定不同輸入數據時,將對輸入的時鐘信號有不同的分頻比,數控分頻器就是用計數值可并行預置的加法計數器設計完成的,方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間: 2016-10-13
上傳用戶:wangzhen1990
資源簡介:該模塊為分頻器,將1KHZ的時鐘頻率分頻成每分鐘一次的時鐘頻率 事實上,該源碼可以實現任意整數的分頻,主要讓N的值設置好相應的數字
上傳時間: 2013-12-30
上傳用戶:xlcky
資源簡介:數控分頻器的設計 數控分頻器的功能就是當在輸入端給定不同輸入數據時,將對輸入的時鐘信號有不同的分頻比,例3的數控分頻器就是用計數值可并行預置的加法計數器設計完成的,方法是將計數溢出位與預置數加載輸入信號相接即可。
上傳時間: 2013-12-11
上傳用戶:黑漆漆