Verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼
資源簡介：Verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼
上傳時間： 2016-06-13
上傳用戶：manking0408
資源簡介：此代碼是用Verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).
上傳時間： 2014-01-20
上傳用戶：zhichenglu
資源簡介：用Verilog實(shí)現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時間： 2013-07-13
上傳用戶：LSPSL
資源簡介：fpga上測試通過，Verilog實(shí)現(xiàn)的spi接口
上傳時間： 2017-07-05
上傳用戶：zb_seu
資源簡介：Verilog實(shí)現(xiàn)的FPGA三態(tài)以太網(wǎng)鏈路層通信代碼.
上傳時間： 2022-04-24
上傳用戶：
資源簡介：基于FPGA的以太網(wǎng)接口的實(shí)現(xiàn)。 使用方法： 1.拷貝到硬盤。 2.用ISE創(chuàng)建項(xiàng)目，分別加入各個代碼文件，即可。
上傳時間： 2014-01-02
上傳用戶：清風(fēng)冷雨
資源簡介：針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入\r\n
上傳時間： 2013-08-18
上傳用戶：青春給了作業(yè)95
資源簡介：這是我下的一個用Verilog實(shí)現(xiàn)的除法代碼
上傳時間： 2015-10-01
上傳用戶：zhuoying119
資源簡介：這是一個用Verilog實(shí)現(xiàn)的除法器代碼。
上傳時間： 2013-12-28
上傳用戶：wmwai1314
資源簡介：用Verilog語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過
上傳時間： 2014-09-08
上傳用戶：mpquest
資源簡介：用Verilog實(shí)現(xiàn)了IIC接口與EEPROM存儲器的接口設(shè)計(jì)，非常實(shí)用
上傳時間： 2016-01-24
上傳用戶：邶刖
資源簡介：一個用Verilog實(shí)現(xiàn)的fpga上的uart接口模塊，包括測試模塊和實(shí)體，并實(shí)現(xiàn)了輸出接口和狀態(tài)接口。
上傳時間： 2014-07-19
上傳用戶：gengxiaochao
資源簡介：Verilog實(shí)現(xiàn)的異步UART代碼，包括發(fā)送模塊、接收模塊，波特率可配置，另附PC機(jī)的c代碼
上傳時間： 2016-05-11
上傳用戶：wxhwjf
資源簡介：針對嵌入式系統(tǒng)的底層網(wǎng)絡(luò)接口給出了一種由FPGA實(shí)現(xiàn)的以太網(wǎng)控制器的設(shè)計(jì)方法．該控制器能支持10Mbps和100Mbps的傳輸速率以及半雙工和全雙工模式，同時可提供MII接口，可并通過外接以太網(wǎng)物理層（PHY）芯片來實(shí)現(xiàn)網(wǎng)絡(luò)接入
上傳時間： 2013-12-11
上傳用戶：anng
資源簡介：Verilog實(shí)現(xiàn)的簡易通用型CPI接口
上傳時間： 2017-06-19
上傳用戶：LouieWu
資源簡介：此代碼實(shí)現(xiàn)的是 對源程序進(jìn)行解釋 編碼 是編譯原理的詞法分析示例
上傳時間： 2013-12-17
上傳用戶：dyctj
資源簡介：本文介紹的系統(tǒng)是一個以PowerPC 405為微處理器，基于VME總線的以太網(wǎng)接口設(shè)備，它通過以太網(wǎng)和VME總線接口，實(shí)現(xiàn)VME系統(tǒng)與外部局域網(wǎng)的實(shí)時數(shù)據(jù)交換。
上傳時間： 2014-01-16
上傳用戶：xymbian
資源簡介：該文件是SOPC中NiosII軟核CF接口源程序代碼，對CF卡控制的學(xué)習(xí)非常有用
上傳時間： 2014-07-23
上傳用戶：愛死愛死
資源簡介：用Verilog實(shí)現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過
上傳時間： 2013-08-21
上傳用戶：lixinxiang
資源簡介：Verilog實(shí)現(xiàn)的DDS正弦信號發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。
上傳時間： 2013-08-28
上傳用戶：asdfasdfd
資源簡介：基于神經(jīng)網(wǎng)絡(luò)工具箱函數(shù)trainbp和simuff實(shí)現(xiàn)的BP算法源程序，內(nèi)附樣本數(shù)據(jù)和測試數(shù)據(jù)。
上傳時間： 2013-12-20
上傳用戶：aix008
資源簡介：一個利用C#語言實(shí)現(xiàn)的遺傳算法源程序
上傳時間： 2015-03-06
上傳用戶：源弋弋
資源簡介：在SDT2.51集成開發(fā)環(huán)境下開發(fā)的基于S3C44B0的液晶顯示源程序代碼，源碼來自Samsung公司，單獨(dú)分開是為了便于學(xué)習(xí)
上傳時間： 2013-12-13
上傳用戶：2525775
資源簡介：PIC上實(shí)現(xiàn)的I2C通訊源程序，使用IO口模擬I2C總線時序來實(shí)現(xiàn)的。
上傳時間： 2015-03-19
上傳用戶：ynwbosss
資源簡介：是單片機(jī)對交通燈的ASM 編程源程序代碼，有用，只能做為參考
上傳時間： 2013-12-17
上傳用戶：bruce5996
資源簡介：將電腦上的屏幕信息保存于磁盤的C語言源程序代碼
上傳時間： 2015-04-06
上傳用戶：ikemada
資源簡介：多任務(wù)操作系統(tǒng)控制的DOS環(huán)境下的實(shí)現(xiàn)的C語言源程序。 利用時間片的方式，多個程序在DOS下并行運(yùn)行。
上傳時間： 2015-04-09
上傳用戶：498732662
資源簡介：Verilog 實(shí)現(xiàn)的jtag ip模塊 包括了測試程序
上傳時間： 2014-12-08
上傳用戶：葉山豪
資源簡介：網(wǎng)友張巍提供的tcpip協(xié)議棧,是一個成功穩(wěn)定的以太網(wǎng)接口上的TCP/IP協(xié)議程序。里面包括有說明
上傳時間： 2013-12-26
上傳用戶：linlin
資源簡介：用單片機(jī)數(shù)據(jù)采集系統(tǒng)的示波器接口源程序
上傳時間： 2014-01-08
上傳用戶：zhangjinzj
