相 關 資 源

• verilog實現的fpga三態以太網鏈路層通信代碼免費下載

  資源簡介：verilog實現的fpga三態以太網鏈路層通信代碼.

  標簽： verilog fpga 以太網 通信

  上傳時間： 2022-04-24

  上傳用戶：

• 一個用verilog實現的fpga上的uart接口模塊免費下載

  資源簡介：一個用verilog實現的fpga上的uart接口模塊，包括測試模塊和實體，并實現了輸出接口和狀態接口。

  標簽： verilog fpga uart 接口模塊

  上傳時間： 2014-07-19

  上傳用戶：gengxiaochao

• 使用verilog實現基于fpga的SDRAM控制器免費下載

  資源簡介：使用verilog實現基于fpga的SDRAM控制器

  標簽： verilog SDRAM fpga 控制器

  上傳時間： 2013-08-08

  上傳用戶：litianchu

• 用verilog實現基于fpga的通用分頻器免費下載

  資源簡介：用verilog實現基于fpga的通用分頻器

  標簽： verilog fpga 分頻器

  上傳時間： 2013-08-30

  上傳用戶：xingyuewubian

• 用verilog實現的以太網接口免費下載

  資源簡介：用verilog實現的以太網接口!!!!!!!!!!!!!!!!!!

  標簽： verilog 以太網接口

  上傳時間： 2013-07-13

  上傳用戶：LSPSL

• 此代碼是用verilog實現的以太網接口,在此基礎上做修改,可以作為一般的以太網接口程序開發.免費下載

  資源簡介：此代碼是用verilog實現的以太網接口,在此基礎上做修改,可以作為一般的以太網接口程序開發.

  標簽： verilog 以太網接口 代碼 修改

  上傳時間： 2014-01-20

  上傳用戶：zhichenglu

• 基于VHDL語言開發的I486總線接口程序。實現了一個三態的總線免費下載

  資源簡介：基于VHDL語言開發的I486總線接口程序。實現了一個三態的總線，可保證數據的正常傳輸。

  標簽： VHDL I486 語言 總線接口

  上傳時間： 2015-07-22

  上傳用戶：ynsnjs

• 用verilog實現基于fpga的通用分頻器免費下載

  資源簡介：用verilog實現基于fpga的通用分頻器

  標簽： verilog fpga 分頻器

  上傳時間： 2015-08-20

  上傳用戶：songrui

• 基于fpga的2048點FFT的verilog實現的源代碼。免費下載

  資源簡介：基于fpga的2048點FFT的verilog實現的源代碼。

  標簽： verilog fpga 2048 FFT

  上傳時間： 2014-12-02

  上傳用戶：GavinNeko

• verilog實現的以太網接口源程序代碼免費下載

  資源簡介：verilog實現的以太網接口源程序代碼

  標簽： verilog 以太網接口 代碼 源程序

  上傳時間： 2016-06-13

  上傳用戶：manking0408

• 進程管理 用鏈表實現的 有三種算法實現的免費下載

  資源簡介：進程管理 用鏈表實現的 有三種算法實現的

  標簽： 進程 算法

  上傳時間： 2016-07-01

  上傳用戶：caiiicc

• 有實驗結果,用MOSIN6編寫的,是verilog HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在Ver免費下載

  資源簡介：有實驗結果,用MOSIN6編寫的,是verilog HDL語言實現的. 練習三 利用條件語句實現計數分頻時序電路 實驗目的： 1. 掌握條件語句在簡單時序模塊設計中的使用； 2. 學習在verilog模塊中應用計數器； 3. 學習測試模塊的編寫、綜合和不同層次的仿真。 練習四 ...

  標簽： verilog MOSIN6 HDL Ver

  上傳時間： 2016-11-19

  上傳用戶：mhp0114

• 使用verilog實現基于fpga的SDRAM控制器免費下載

  資源簡介：使用verilog實現基于fpga的SDRAM控制器

  標簽： verilog SDRAM fpga 控制器

  上傳時間： 2014-01-02

  上傳用戶：changeboy

• 用verilog實現的貪吃蛇游戲(基于fpga開發板)講解免費下載

  資源簡介：該文檔為用verilog實現的貪吃蛇游戲(基于fpga開發板)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： verilog fpga

  上傳時間： 2022-01-19

  上傳用戶：1208020161

• 用verilog實現的貪吃蛇游戲(基于fpga開發板)總結免費下載

  資源簡介：該文檔為用verilog實現的貪吃蛇游戲(基于fpga開發板)總結文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： verilog

  上傳時間： 2022-05-08

  上傳用戶：slq1234567890

• verilog實現的AES-128加解密程序，fpga驗證通過免費下載

  資源簡介：verilog實現的AES-128加解密程序，fpga驗證通過

  標簽： verilog aes fpga

  上傳時間： 2022-06-26

  上傳用戶：zhaiyawei

• 用verilog實現的串口收發數據程序免費下載

  資源簡介：用verilog實現的串口收發數據程序，已經調試通過

  標簽： verilog 串口 收發 數據

  上傳時間： 2013-08-21

  上傳用戶：lixinxiang

• verilog實現的DDS正弦信號發生器和測頻測相模塊免費下載

  資源簡介：verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。

  標簽： verilog DDS 正弦信號發生器 模塊

  上傳時間： 2013-08-28

  上傳用戶：asdfasdfd

• 一個verilog實現的crc校驗免費下載

  資源簡介：一個verilog實現的crc校驗，用于fpga實現，快速，準確有效

  標簽： verilog crc

  上傳時間： 2016-01-21

  上傳用戶：songrui

• verilog 實現的hamming碼生成免費下載

  資源簡介：verilog 實現的hamming碼生成，用于fpga

  標簽： verilog hamming

  上傳時間： 2016-01-21

  上傳用戶：xhz1993

• verilog實現的數字濾波器免費下載

  資源簡介：verilog實現的數字濾波器，用于fpga

  標簽： verilog 數字濾波器

  上傳時間： 2014-12-04

  上傳用戶：chenlong

• 用verilog實現的數字跑表免費下載

  資源簡介：用verilog實現的數字跑表，下載到fpga開發板上驗證通過。下載后從新分配引腳即可用。

  標簽： verilog 數字跑表

  上傳時間： 2014-01-13

  上傳用戶：頂得柱

• 用Delphi開發語言實現的對網絡鏈路層的連續ARQ協議的仿真。免費下載

  資源簡介：用Delphi開發語言實現的對網絡鏈路層的連續ARQ協議的仿真。

  標簽： Delphi ARQ 語言 網絡鏈路

  上傳時間： 2015-04-02

  上傳用戶：縹緲

• verilog 實現的jtag ip模塊 包括了測試程序免費下載

  資源簡介：verilog 實現的jtag ip模塊 包括了測試程序

  標簽： verilog jtag 模塊 測試程序

  上傳時間： 2014-12-08

  上傳用戶：葉山豪

• 用verilog實現的四乘四鍵盤程序,在Quartus II上編譯通過并成功免費下載

  資源簡介：用verilog實現的四乘四鍵盤程序,在Quartus II上編譯通過并成功

  標簽： verilog Quartus 鍵盤程序 編譯

  上傳時間： 2015-05-13

  上傳用戶：ruan2570406

• Jbuilder實現的一個三維動畫演示系統！已經通過調試演示！免費下載

  資源簡介：Jbuilder實現的一個三維動畫演示系統！已經通過調試演示！

  標簽： Jbuilder 三維動畫 演示系統 調試

  上傳時間： 2013-12-26

  上傳用戶：朗朗乾坤

• 這是我下的一個用verilog實現的除法代碼免費下載

  資源簡介：這是我下的一個用verilog實現的除法代碼

  標簽： verilog 除法 代碼

  上傳時間： 2015-10-01

  上傳用戶：zhuoying119

• 這是一個用verilog實現的除法器代碼。免費下載

  資源簡介：這是一個用verilog實現的除法器代碼。

  標簽： verilog 除法器 代碼

  上傳時間： 2013-12-28

  上傳用戶：wmwai1314

• 用VHDL和verilog實現的四人搶答器免費下載

  資源簡介：用VHDL和verilog實現的四人搶答器

  標簽： verilog VHDL 搶答器

  上傳時間： 2015-11-15

  上傳用戶：redmoons

• verilog實現的DDS正弦信號發生器和測頻測相模塊免費下載

  資源簡介：verilog實現的DDS正弦信號發生器和測頻測相模塊，DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數據通過引腳傳輸給單片機，單片機進行計算和顯示。

  標簽： verilog DDS 正弦信號發生器 模塊

  上傳時間： 2013-12-09

  上傳用戶：epson850