相 關(guān) 資 源

• USBRTL電路的VHDL和Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：USBRTL電路的VHDL和Verilog代碼

  標(biāo)簽： Verilog USBRTL VHDL 電路

  上傳時(shí)間： 2013-12-22

  上傳用戶：cc1015285075

• 以太網(wǎng)的VHDL和Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：以太網(wǎng)的VHDL和Verilog代碼，供大家學(xué)習(xí)

  標(biāo)簽： Verilog VHDL 以太網(wǎng) 代碼

  上傳時(shí)間： 2013-12-17

  上傳用戶：qunquan

• VHDL和Verilog代碼互轉(zhuǎn)工具,對(duì)EDA工程人員會(huì)有很大的幫助.免費(fèi)下載

  資源簡(jiǎn)介：VHDL和Verilog代碼互轉(zhuǎn)工具,對(duì)EDA工程人員會(huì)有很大的幫助.

  標(biāo)簽： Verilog VHDL EDA 代碼

  上傳時(shí)間： 2014-09-04

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 實(shí)現(xiàn)USB接口功能的VHDL和Verilog完整源代碼免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)USB接口功能的VHDL和Verilog完整源代碼

  標(biāo)簽： Verilog VHDL USB 接口功能

  上傳時(shí)間： 2013-08-11

  上傳用戶：yangzhiwei

• DES 加密算法的VHDL和Verilog 源程序及其TESTBENCH。免費(fèi)下載

  資源簡(jiǎn)介：DES 加密算法的VHDL和Verilog 源程序及其TESTBENCH。

  標(biāo)簽： TESTBENCH Verilog VHDL DES

  上傳時(shí)間： 2015-01-04

  上傳用戶：songyue1991

• HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的VHDL和Verilog hdl語言的編程風(fēng)格免費(fèi)下載

  資源簡(jiǎn)介：HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的VHDL和Verilog hdl語言的編程風(fēng)格

  標(biāo)簽： Verilog VHDL HDL hdl

  上傳時(shí)間： 2014-01-05

  上傳用戶：古谷仁美

• 采用FPGA實(shí)現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和Verilog源代碼,支持xilinx的各種器件.免費(fèi)下載

  資源簡(jiǎn)介：采用FPGA實(shí)現(xiàn)色彩空間轉(zhuǎn)換R’G’B’ to Y’CbCr的VHDL和Verilog源代碼,支持xilinx的各種器件.

  標(biāo)簽： Verilog xilinx FPGA CbCr

  上傳時(shí)間： 2013-12-12

  上傳用戶：lps11188

• 實(shí)現(xiàn)USB接口功能的VHDL和Verilog完整源代碼免費(fèi)下載

  資源簡(jiǎn)介：實(shí)現(xiàn)USB接口功能的VHDL和Verilog完整源代碼

  標(biāo)簽： Verilog VHDL USB 接口功能

  上傳時(shí)間： 2017-03-21

  上傳用戶：zukfu

• 《無線通信FPGA設(shè)計(jì)》書里的matlab和Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：《無線通信FPGA設(shè)計(jì)》書里的matlab和Verilog代碼

  標(biāo)簽： Verilog matlab FPGA 無線通信

  上傳時(shí)間： 2013-12-10

  上傳用戶：luopoguixiong

• VHDL和Verilog轉(zhuǎn)換軟件免費(fèi)下載

  資源簡(jiǎn)介：這是一款相當(dāng)不錯(cuò)的VHDL和Verilog轉(zhuǎn)換軟件，希望對(duì)大家有所幫助。

  標(biāo)簽： Verilog VHDL 轉(zhuǎn)換軟件

  上傳時(shí)間： 2013-05-28

  上傳用戶：www240697738

• VHDL和Verilog轉(zhuǎn)換軟件3免費(fèi)下載

  資源簡(jiǎn)介：這是一款相當(dāng)不錯(cuò)的VHDL和Verilog轉(zhuǎn)換軟件。希望對(duì)大家有所幫助。

  標(biāo)簽： Verilog VHDL 轉(zhuǎn)換軟件

  上傳時(shí)間： 2013-06-10

  上傳用戶：aig85

• 這是分別用VHDL和Verilog語言編寫的源程序免費(fèi)下載

  資源簡(jiǎn)介：這是分別用VHDL和Verilog語言編寫的源程序，里邊還附上了生成的電路器件圖。

  標(biāo)簽： Verilog VHDL 分 語言

  上傳時(shí)間： 2014-01-23

  上傳用戶：123456wh

• Zigbee模塊的詳細(xì)電路原理圖和C代碼.rar免費(fèi)下載

  資源簡(jiǎn)介：Zigbee模塊的詳細(xì)電路原理圖和C代碼

  標(biāo)簽： Zigbee C代碼 模塊

  上傳時(shí)間： 2013-05-30

  上傳用戶：yangzhiwei

• flash接口控制器的VHDL以及Verilog源代碼和Testbench程序免費(fèi)下載

  資源簡(jiǎn)介：flash接口控制器的VHDL以及Verilog源代碼和Testbench程序

  標(biāo)簽： Testbench Verilog flash VHDL

  上傳時(shí)間： 2013-12-26

  上傳用戶：netwolf

• 用VHDL和Verilog實(shí)現(xiàn)的四人搶答器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL和Verilog實(shí)現(xiàn)的四人搶答器

  標(biāo)簽： Verilog VHDL 搶答器

  上傳時(shí)間： 2015-11-15

  上傳用戶：redmoons

• DS18B20的使用情況以及電路接法和原代碼！可以參考做測(cè)溫電路免費(fèi)下載

  資源簡(jiǎn)介：DS18B20的使用情況以及電路接法和原代碼！可以參考做測(cè)溫電路

  標(biāo)簽： 18B B20 DS 18

  上傳時(shí)間： 2013-12-26

  上傳用戶：as275944189

• 實(shí)用VHDL教程,書中內(nèi)容包括:了解數(shù)字集成電路的結(jié)構(gòu)特點(diǎn) 掌握常用EDA工具的基本使用方法 掌握VHDL的基本語法和主要編程要點(diǎn) 掌握常用數(shù)字單元電路的VHDL設(shè)計(jì) 了解數(shù)字集成系統(tǒng)的基本設(shè)免費(fèi)下載

  資源簡(jiǎn)介：實(shí)用VHDL教程,書中內(nèi)容包括:了解數(shù)字集成電路的結(jié)構(gòu)特點(diǎn) 掌握常用EDA工具的基本使用方法 掌握VHDL的基本語法和主要編程要點(diǎn) 掌握常用數(shù)字單元電路的VHDL設(shè)計(jì) 了解數(shù)字集成系統(tǒng)的基本設(shè)計(jì)方法

  標(biāo)簽： VHDL EDA 教程 單元電路

  上傳時(shí)間： 2013-12-25

  上傳用戶：731140412

• 心電圖機(jī)中1MV定標(biāo)電路的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：心電圖機(jī)中1MV定標(biāo)電路的VHDL代碼，可以實(shí)現(xiàn)

  標(biāo)簽： VHDL 1MV 心電圖 代碼

  上傳時(shí)間： 2014-01-15

  上傳用戶：eclipse

• 制作Zigbee模塊的詳細(xì)電路原理圖和C代碼免費(fèi)下載

  資源簡(jiǎn)介：制作Zigbee模塊的詳細(xì)電路原理圖和C代碼

  標(biāo)簽： Zigbee C代碼 模塊 電路原理圖

  上傳時(shí)間： 2016-10-01

  上傳用戶：asddsd

• 移位寄存器和9人表決器電路的VHDL設(shè)計(jì)方案免費(fèi)下載

  資源簡(jiǎn)介：移位寄存器和9人表決器電路的VHDL設(shè)計(jì)方案

  標(biāo)簽： VHDL 移位寄存器 電路 表決器

  上傳時(shí)間： 2014-01-10

  上傳用戶：wangzhen1990

• 部分組合邏輯數(shù)字電路的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：部分組合邏輯數(shù)字電路的VHDL代碼，包含必要的功能描述

  標(biāo)簽： VHDL 分 代碼 組合邏輯

  上傳時(shí)間： 2014-01-01

  上傳用戶：cjf0304

• 幾個(gè)簡(jiǎn)單數(shù)字邏輯電路的VHDL代碼免費(fèi)下載

  資源簡(jiǎn)介：幾個(gè)簡(jiǎn)單數(shù)字邏輯電路的VHDL代碼，帶有簡(jiǎn)單的說明

  標(biāo)簽： VHDL 數(shù)字邏輯電路 代碼

  上傳時(shí)間： 2014-01-09

  上傳用戶：youke111

• 這是一個(gè)Quartus的工程文件和Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)Quartus的工程文件和Verilog代碼，講如何把memory 變成vector

  標(biāo)簽： Quartus Verilog 工程 代碼

  上傳時(shí)間： 2017-03-07

  上傳用戶：趙云興

• 半整數(shù)分頻器電路的VHDL源程序免費(fèi)下載

  資源簡(jiǎn)介：半整數(shù)分頻器電路的VHDL源程序，供大家學(xué)習(xí)和討論。

  標(biāo)簽： VHDL 整數(shù) 分頻器 電路

  上傳時(shí)間： 2013-12-24

  上傳用戶：gxf2016

• 晶體管開關(guān)電路的設(shè)計(jì)和應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：晶體管開關(guān)電路的設(shè)計(jì)和應(yīng)用

  標(biāo)簽： 晶體管 開關(guān)電路

  上傳時(shí)間： 2013-07-19

  上傳用戶：eeworm

• 晶體管開關(guān)電路的設(shè)計(jì)和應(yīng)用-349頁-4.2M.pdf免費(fèi)下載

  資源簡(jiǎn)介：專輯類-電子基礎(chǔ)類專輯-153冊(cè)-2.20G 晶體管開關(guān)電路的設(shè)計(jì)和應(yīng)用-349頁-4.2M.pdf

  標(biāo)簽： 349 4.2 晶體管

  上傳時(shí)間： 2013-04-24

  上傳用戶：wdq1111

• 介紹配置曼徹斯特編碼器 譯碼器的VHDL和Verilog源代碼免費(fèi)下載

  資源簡(jiǎn)介：This application note provides a functional de&#115 cription of VHDL and Verilog source code for a

  標(biāo)簽： Verilog VHDL 曼徹斯特 編碼器

  上傳時(shí)間： 2013-07-04

  上傳用戶：李夢(mèng)晗

• 華為的FPGA和Verilog的教程免費(fèi)下載

  資源簡(jiǎn)介：華為的FPGA和Verilog的教程，我相信對(duì)大家的用處是毋庸置疑的。

  標(biāo)簽： Verilog FPGA 華為 教程

  上傳時(shí)間： 2013-08-13

  上傳用戶：manlian

• 時(shí)序邏輯電路的分析和設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：時(shí)序邏輯電路的分析和設(shè)計(jì)

  標(biāo)簽： 時(shí)序邏輯電路 分

  上傳時(shí)間： 2013-11-08

  上傳用戶：1159797854

• 555時(shí)基電路的分析和應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：555時(shí)基電路的分析和應(yīng)用

  標(biāo)簽： 555 時(shí)基電路 分

  上傳時(shí)間： 2013-10-14

  上傳用戶：agent