時(shí)鐘分頻電路實(shí)現(xiàn)精講(19 pages)——意法半導(dǎo)體
資源簡介：時(shí)鐘分頻電路實(shí)現(xiàn)精講(19 pages)——意法半導(dǎo)體
上傳時(shí)間： 2013-12-05
上傳用戶：alan-ee
資源簡介：國外機(jī)械工程圖識(shí)讀手冊(cè)
上傳時(shí)間： 2013-05-16
上傳用戶：eeworm
資源簡介：VHDL描述的時(shí)鐘分頻電路，用途廣...
上傳時(shí)間： 2013-12-15
上傳用戶：極客
資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的時(shí)鐘分頻程序，可以把高頻時(shí)鐘信號(hào)分成低頻時(shí)鐘信號(hào)，便于實(shí)際應(yīng)用。
上傳時(shí)間： 2017-08-19
上傳用戶：wcl168881111111
資源簡介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-09-01
上傳用戶：909000580
資源簡介：Verilog HDL語言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。
上傳時(shí)間： 2015-07-18
上傳用戶：yulg
資源簡介：一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
上傳時(shí)間： 2013-12-24
上傳用戶：熊少鋒
資源簡介：用VHDL硬件描述語言實(shí)現(xiàn)的良好運(yùn)行的三分頻電路
上傳時(shí)間： 2014-06-29
上傳用戶：龍飛艇
資源簡介：VHDL實(shí)現(xiàn)倍頻--偶數(shù)倍 分頻電路 --分頻倍數(shù)=2（n+1）
上傳時(shí)間： 2013-12-12
上傳用戶：haohaoxuexi
資源簡介：VHDL語言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
上傳時(shí)間： 2017-07-21
上傳用戶：cylnpy
資源簡介：VHDL語言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。
上傳時(shí)間： 2013-08-10
上傳用戶：zxh122
資源簡介：分頻電路的VHDL設(shè)計(jì),在你的設(shè)計(jì)中,如果有用到分頻電路的話,他將幫組你了解分頻電路
上傳時(shí)間： 2013-12-20
上傳用戶：a6697238
資源簡介：一個(gè)時(shí)鐘分頻模塊,in verilog hdl
上傳時(shí)間： 2013-12-19
上傳用戶：笨小孩
資源簡介：分頻電路的設(shè)計(jì)與學(xué)習(xí)
上傳時(shí)間： 2013-10-26
上傳用戶：不懂夜的黑
資源簡介：D觸發(fā)器組成的_2N_1_2分頻電路
上傳時(shí)間： 2013-10-12
上傳用戶：lyy1234
資源簡介：簡單分頻時(shí)序邏輯電路設(shè)計(jì)分頻電路，有圖，有代碼
上傳時(shí)間： 2013-11-25
上傳用戶：wanqunsheng
資源簡介：簡單分頻時(shí)序邏輯電路設(shè)計(jì)分頻電路，有圖，有代碼
上傳時(shí)間： 2014-01-21
上傳用戶：924484786
資源簡介：簡單的VERILOG五分頻電路描述，可綜合。已經(jīng)過檢驗(yàn)
上傳時(shí)間： 2014-01-17
上傳用戶：netwolf
資源簡介：這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時(shí)間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡介：介紹8位加法器、分頻電路、數(shù)字秒表的PPT，帶源碼，解釋詳細(xì)，一步一步學(xué)習(xí)，是學(xué)習(xí)VHDL的好
上傳時(shí)間： 2013-12-23
上傳用戶：Divine
資源簡介：這是一個(gè)五分頻電路設(shè)計(jì)，而且占空比為50％，設(shè)計(jì)有一定巧妙
上傳時(shí)間： 2015-11-03
上傳用戶：lx9076
資源簡介：VHD設(shè)計(jì)實(shí)例8位加法器的設(shè)計(jì)分頻電路數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2014-08-10
上傳用戶：yyq123456789
資源簡介：quartusii 三分頻電路，大家?guī)蛥⒖家幌拢惺裁磫栴}
上傳時(shí)間： 2015-12-09
上傳用戶：x4587
資源簡介：quartusii 三分頻電路，大家?guī)蛥⒖家幌拢惺裁磫栴}
上傳時(shí)間： 2013-12-13
上傳用戶：kelimu
資源簡介：了解減法分頻電路的設(shè)計(jì)。 （2）內(nèi)容：分析例2.8程序的原理，給出其仿真結(jié)果，說明語句的功能。可以改變程序中的分頻比。引腳鎖定可參考圖2.9。 （3）說明：將CLK2的跳線冒連在2Hz上 。LED1指示輸入頻率，LED2分頻后的結(jié)果。可以看到LED1每閃爍6下，LED2閃...
上傳時(shí)間： 2013-12-20
上傳用戶：R50974
資源簡介：能夠?qū)崿F(xiàn)0~99的任意分頻,并實(shí)現(xiàn)輸出頻率50％的占空比
上傳時(shí)間： 2016-05-09
上傳用戶：helmos
資源簡介：分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先...
上傳時(shí)間： 2016-06-14
上傳用戶：wpwpwlxwlx
資源簡介：實(shí)用的任意時(shí)鐘分頻Verilog代碼 可以任意分頻的！
上傳時(shí)間： 2016-12-27
上傳用戶：watch100
資源簡介：1 8位加法器的設(shè)計(jì) 2 分頻電路 3 數(shù)字秒表的設(shè)計(jì)
上傳時(shí)間： 2014-01-02
上傳用戶：hn891122
資源簡介：clk4 時(shí)鐘分頻設(shè)計(jì)用于FPGA入門設(shè)計(jì)
上傳時(shí)間： 2017-04-08
上傳用戶：qazxsw
