用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的良好運(yùn)行的三分頻電路
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的良好運(yùn)行的三分頻電路
上傳時(shí)間： 2014-06-29
上傳用戶：龍飛艇
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的對(duì)FPGA（Cyclone II）的配置的VHDL源代碼。
上傳時(shí)間： 2015-04-02
上傳用戶：nanxia
資源簡(jiǎn)介：一個(gè)用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的一個(gè)比較簡(jiǎn)單的除法器
上傳時(shí)間： 2017-06-12
上傳用戶：waitingfy
資源簡(jiǎn)介：這是一個(gè)用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的乘法器而不是多路選擇器
上傳時(shí)間： 2013-12-31
上傳用戶：songyue1991
資源簡(jiǎn)介：此程序是用VHDL硬件描述語(yǔ)言編寫的,實(shí)現(xiàn)四位全加器的功能
上傳時(shí)間： 2017-01-07
上傳用戶：天誠(chéng)24
資源簡(jiǎn)介：這是一個(gè)I2C串行數(shù)據(jù)通信協(xié)議以VHDL硬件描述語(yǔ)言實(shí)現(xiàn)的IP核，可直接編譯運(yùn)行
上傳時(shí)間： 2015-04-27
上傳用戶：chenbhdt
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言開發(fā)的miniUART接口IP Core,用戶可以將其嵌入到自己的FPGA模塊中。
上傳時(shí)間： 2015-07-22
上傳用戶：稀世之寶039
資源簡(jiǎn)介：該程序用VHDL硬件描述語(yǔ)言編寫而成,已調(diào)試通過(guò),程序運(yùn)行后可實(shí)現(xiàn)三分頻,這樣就用軟件設(shè)計(jì)代替了硬件設(shè)計(jì),方便,穩(wěn)定,不需要硬件調(diào)試!
上傳時(shí)間： 2013-12-24
上傳用戶：huyiming139
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言編寫的FIR數(shù)字濾波器
上傳時(shí)間： 2014-01-22
上傳用戶：cuibaigao
資源簡(jiǎn)介：SDI接口的源程序,包括擾碼編碼,并串轉(zhuǎn)換,用VHDL硬件描述語(yǔ)言編寫
上傳時(shí)間： 2014-08-24
上傳用戶：gtzj
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言完成秒表的設(shè)計(jì)，分6個(gè)模塊
上傳時(shí)間： 2016-08-24
上傳用戶：大三三
資源簡(jiǎn)介：使用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)了直接頻率合成器的制作，并在Altera公司的CycloneII上得到實(shí)現(xiàn)，驗(yàn)證了代碼的正確性。用戶操作可以參照程序中的說(shuō)明，請(qǐng)使用QuartusII6.0以上版本打開，低版本打開時(shí)會(huì)有錯(cuò)誤提示
上傳時(shí)間： 2017-01-10
上傳用戶：清風(fēng)冷雨
資源簡(jiǎn)介：8031仿真程序 用VHDL硬件描述語(yǔ)言寫的
上傳時(shí)間： 2017-03-30
上傳用戶：aa54
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言，采用一種軟件硬化的設(shè)計(jì)思路設(shè)計(jì)了控制器。將控制器劃分成八個(gè)模塊
上傳時(shí)間： 2016-04-25
上傳用戶：jennyzai
資源簡(jiǎn)介：VHDL硬件描述語(yǔ)言實(shí)現(xiàn)單片機(jī)與cpld通信
上傳時(shí)間： 2015-12-11
上傳用戶：Thuan
資源簡(jiǎn)介：用VHDL硬件描述語(yǔ)言編寫數(shù)碼管譯碼顯示
上傳時(shí)間： 2014-08-15
上傳用戶：csgcd001
資源簡(jiǎn)介：介紹VHDL硬件描述語(yǔ)言的特點(diǎn)及設(shè)計(jì)思想，運(yùn)用VHDL硬件描述語(yǔ)言實(shí)現(xiàn)計(jì)算機(jī)原理實(shí)驗(yàn)中RAM存儲(chǔ)器的設(shè)計(jì)方法，重點(diǎn)描述了對(duì)傳統(tǒng)計(jì)算機(jī)組成原理實(shí)驗(yàn)中移植到基于CPLD平臺(tái)的思想
上傳時(shí)間： 2015-08-21
上傳用戶：lvzhr
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-11-25
上傳用戶：ruan2570406
資源簡(jiǎn)介：基于FPGA的數(shù)字頻率計(jì)的設(shè)計(jì)11利用VHDL 硬件描述語(yǔ)言設(shè)計(jì),并在EDA(電子設(shè)計(jì)自動(dòng)化) 工具的幫助下,用大規(guī)模可編程邏輯器件(FPGA/ CPLD) 實(shí)現(xiàn)數(shù)字頻率計(jì)的設(shè)計(jì)原理及相關(guān)程序
上傳時(shí)間： 2013-08-06
上傳用戶：taozhihua1314
資源簡(jiǎn)介：fir ISP design fir VHDL VHDL編程濾波的硬件描述語(yǔ)言實(shí)現(xiàn)，包括VHDL語(yǔ)言和verilog語(yǔ)言
上傳時(shí)間： 2014-06-20
上傳用戶：xfbs821
資源簡(jiǎn)介：用硬件描述語(yǔ)言實(shí)現(xiàn)的燈控IP核，可實(shí)現(xiàn)至少256種顏色的真彩變換。
上傳時(shí)間： 2013-12-24
上傳用戶：saharawalker
資源簡(jiǎn)介：正交頻分復(fù)用的硬件描述語(yǔ)言實(shí)現(xiàn)，atera環(huán)境
上傳時(shí)間： 2016-08-16
上傳用戶：kytqcool
資源簡(jiǎn)介：:傳統(tǒng)的交通燈控制器多數(shù)由單片機(jī)或PLC來(lái)實(shí)現(xiàn),文中介紹了基于VHDL硬件描述語(yǔ)言進(jìn)行交通燈控制 器設(shè)計(jì)的一般思路和方法。選擇XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM SE 6. 0開發(fā)工具進(jìn)行了程序的編譯和功能仿真。最后給出了交...
上傳時(shí)間： 2013-12-20
上傳用戶：wang0123456789
資源簡(jiǎn)介：用 硬件描述語(yǔ)言實(shí)現(xiàn)脈寬調(diào)制 VHDL 例子
上傳時(shí)間： 2014-08-27
上傳用戶：leehom61
資源簡(jiǎn)介：此模塊用 ＶＨＤＬ 硬件描述語(yǔ)言來(lái)實(shí)現(xiàn)，對(duì)鍵盤設(shè)計(jì)的實(shí)際操作檢驗(yàn)表明，此模塊響應(yīng)迅速、識(shí)別準(zhǔn)確，較好地實(shí)現(xiàn)了鍵盤掃描和去抖動(dòng)功能， 達(dá)到了預(yù)期的設(shè)計(jì)目的。同時(shí)，將狀態(tài)機(jī)、掃描線、計(jì)數(shù)器等相關(guān)參數(shù)稍作改動(dòng)，就可以擴(kuò)展到實(shí)現(xiàn)不同鍵盤矩陣的設(shè)計(jì)
上傳時(shí)間： 2015-08-30
上傳用戶：ardager
資源簡(jiǎn)介：學(xué)習(xí)VHDL硬件描述語(yǔ)言的一些例子的原代碼，比較全面，相信對(duì)初學(xué)者很有幫助
上傳時(shí)間： 2013-08-23
上傳用戶：四只眼
資源簡(jiǎn)介：8051單片機(jī)是一種應(yīng)用最廣泛的單片機(jī).它的內(nèi)核設(shè)計(jì)非常精簡(jiǎn),這是用Verilog硬件描述語(yǔ)言寫的8051單片機(jī)內(nèi)核
上傳時(shí)間： 2014-01-25
上傳用戶：wangzhen1990
資源簡(jiǎn)介：《VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì)》修訂版 電子工程師的必備知識(shí)
上傳時(shí)間： 2013-12-25
上傳用戶：Zxcvbnm
資源簡(jiǎn)介：用verilog硬件描述語(yǔ)言編寫的16位數(shù)模轉(zhuǎn)換器的源代碼，可以綜合
上傳時(shí)間： 2015-09-22
上傳用戶：JasonC
資源簡(jiǎn)介：用verilog hdl硬件描述語(yǔ)言實(shí)現(xiàn)多人搶答器功能，有計(jì)時(shí)，計(jì)分，報(bào)警等功能。
上傳時(shí)間： 2015-11-25
上傳用戶：1427796291
