自己編寫(xiě)的GAL可編程邏輯電路的編譯軟件abel4的windows界面，讓dos軟件重新發(fā)揮作用
資源簡(jiǎn)介：自己編寫(xiě)的GAL可編程邏輯電路的編譯軟件abel4的windows界面，讓dos軟件重新發(fā)揮作用
上傳時(shí)間： 2013-12-20
上傳用戶(hù)：561596
資源簡(jiǎn)介：嵌入式系統(tǒng)外圍接口電路的復(fù)雜可編程邏輯器件實(shí)現(xiàn)
上傳時(shí)間： 2013-08-31
上傳用戶(hù)：zhouli
資源簡(jiǎn)介：嵌入式系統(tǒng)外圍接口電路的復(fù)雜可編程邏輯器件實(shí)現(xiàn)
上傳時(shí)間： 2015-09-25
上傳用戶(hù)：kr770906
資源簡(jiǎn)介：這是可編程邏輯器件（CPLD）初學(xué)者的入門(mén)級(jí)文章，僅供參考。
上傳時(shí)間： 2013-09-06
上傳用戶(hù)：dudu121
資源簡(jiǎn)介：GAL可編程邏輯器件編譯器26380fm.zip
上傳時(shí)間： 2015-02-03
上傳用戶(hù)：zuozuo1215
資源簡(jiǎn)介：這是可編程邏輯器件（CPLD）初學(xué)者的入門(mén)級(jí)文章，僅供參考。
上傳時(shí)間： 2013-12-27
上傳用戶(hù)：梧桐
資源簡(jiǎn)介：可編程邏輯接口8255并行接口芯片的vhdl描述
上傳時(shí)間： 2014-01-23
上傳用戶(hù)：wweqas
資源簡(jiǎn)介：CPLD可編程邏輯芯片上實(shí)現(xiàn)信號(hào)發(fā)生器的方法和步驟，系統(tǒng)采用自頂向下的設(shè)計(jì)方法，以硬件描述語(yǔ)言VHDL和原理圖為設(shè)計(jì)輸入，利用模塊化單元構(gòu)建系統(tǒng)。
上傳時(shí)間： 2013-12-13
上傳用戶(hù)：as275944189
資源簡(jiǎn)介：這是一款比較好的關(guān)于可編程邏輯器件的狀態(tài)機(jī)源代碼
上傳時(shí)間： 2014-01-25
上傳用戶(hù)：colinal
資源簡(jiǎn)介：可編程邏輯器件 pld/fpga,vhdl/verilog的相關(guān)學(xué)習(xí)資料，設(shè)計(jì)技巧
上傳時(shí)間： 2014-01-03
上傳用戶(hù)：stewart·
資源簡(jiǎn)介：十字路口交通信號(hào)燈PLC控制系統(tǒng),本文設(shè)計(jì)了基于PLC控制的交通信號(hào)燈控制系統(tǒng)。該系統(tǒng)選用的可編程邏輯控制器是德國(guó)西門(mén)子公司的S7-200，具有一定的智能性，即可以根據(jù)路面車(chē)流量大小對(duì)十字路口的交通信號(hào)燈按高峰期、正常期和晚間幾個(gè)時(shí)段進(jìn)行分時(shí)控制。
上傳時(shí)間： 2013-12-08
上傳用戶(hù)：lxm
資源簡(jiǎn)介：FPGAcpld結(jié)構(gòu)分析 pga的EDA設(shè)計(jì)方法 fpga中的微程序設(shè)計(jì) 復(fù)雜可編程邏輯器件cpld專(zhuān)題講座(Ⅴ)──cpld的應(yīng)用和實(shí)現(xiàn)數(shù)字邏 一種使用fpga設(shè)計(jì)的DRAM控制器 用cpld器件實(shí)現(xiàn)24位同步計(jì)數(shù)器的設(shè)計(jì)
上傳時(shí)間： 2017-07-20
上傳用戶(hù)：ikemada
資源簡(jiǎn)介：現(xiàn)代光學(xué)設(shè)計(jì)方法
上傳時(shí)間： 2013-05-23
上傳用戶(hù)：eeworm
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)具有開(kāi)發(fā)周期短、成本小、風(fēng)險(xiǎn)低和現(xiàn)場(chǎng)可靈活配置等優(yōu)點(diǎn),可以在更短的時(shí)間實(shí)現(xiàn)更復(fù)雜的功能,使得基于FPGA的開(kāi)發(fā)平臺(tái)的研究成為工業(yè)界和學(xué)術(shù)界日益關(guān)注的問(wèn)題.基于FPGA的高集成度、高可靠性,可將整個(gè)設(shè)計(jì)系統(tǒng)下載于同一芯片中,實(shí)現(xiàn)...
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：龍飛艇
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車(chē)計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2014-07-27
上傳用戶(hù)：llandlu
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車(chē)計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語(yǔ)言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2015-10-24
上傳用戶(hù)：偷心的海盜
資源簡(jiǎn)介：本文介紹了樂(lè)曲演奏電路的設(shè)計(jì)與實(shí)現(xiàn)中涉及的CPLD／FPGA可編程邏輯控件,開(kāi)發(fā)環(huán)境MAX+PLUSⅡ,硬件描述語(yǔ)言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺(tái)上, 一種基于FPGA 的樂(lè)曲發(fā)生器的設(shè)計(jì)方法, 并給出了設(shè)計(jì)的頂層電路圖和底層模塊的VHDL（或AHDL）源程序。該設(shè)...
上傳時(shí)間： 2014-02-01
上傳用戶(hù)：wff
資源簡(jiǎn)介：利用超高速硬件描述語(yǔ)言(VHDL)在現(xiàn)場(chǎng)可編程邏輯門(mén)陣列(FPGA)上編程實(shí)現(xiàn)的純數(shù)字式等精度頻率計(jì)，不但具有較高的測(cè)量精度，而且其測(cè)量精度不會(huì)隨著被測(cè)信號(hào)頻率的降低而下降。為了實(shí)現(xiàn)對(duì)任意信號(hào)進(jìn)行頻率測(cè)量，在前端輸入加整形電路即可。
上傳時(shí)間： 2013-12-06
上傳用戶(hù)：it男一枚
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時(shí)基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時(shí)先分別設(shè)計(jì)各功能模塊，并調(diào)試得到正確仿真結(jié)果，然后將各個(gè)功能模塊組合起來(lái)。最后作整體仿真、...
上傳時(shí)間： 2016-03-20
上傳用戶(hù)：qq521
資源簡(jiǎn)介：基于可編程邏輯器件FPGA的獨(dú)立式鍵盤(pán)設(shè)計(jì)，內(nèi)部具有硬件去抖動(dòng)電路。值得一看
上傳時(shí)間： 2014-08-10
上傳用戶(hù)：熊少鋒
資源簡(jiǎn)介：LCD 因其輕薄短小,低功耗,無(wú)輻射,平面 直角顯示,以及影像穩(wěn)定等特點(diǎn),當(dāng)今應(yīng)用非常 廣泛。CPLD(復(fù)雜可編程邏輯器件) 是一種具有 豐富可編程功能引腳的可編程邏輯器件,不僅可 實(shí)現(xiàn)常規(guī)的邏輯器件功能,還可以實(shí)現(xiàn)復(fù)雜而獨(dú) 特的時(shí)序邏輯功能。并且具有ISP (...
上傳時(shí)間： 2016-09-25
上傳用戶(hù)：lanhuaying
資源簡(jiǎn)介：可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù) .PDF
上傳時(shí)間： 2013-07-22
上傳用戶(hù)：eeworm
資源簡(jiǎn)介：專(zhuān)輯類(lèi)----可編程邏輯器件相關(guān)專(zhuān)輯 可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)-395頁(yè)-12.3M.rar
上傳時(shí)間： 2013-08-02
上傳用戶(hù)：mikesering
資源簡(jiǎn)介：專(zhuān)輯類(lèi)-可編程邏輯器件相關(guān)專(zhuān)輯-96冊(cè)-1.77G 可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)-395頁(yè)-12.3M.PDF
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：cylnpy
資源簡(jiǎn)介：隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場(chǎng)可編程門(mén)陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實(shí)現(xiàn)計(jì)算機(jī)可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中....
上傳時(shí)間： 2013-06-08
上傳用戶(hù)：asddsd
資源簡(jiǎn)介：復(fù)雜可編程邏輯器件的初步介紹，通過(guò)一系列的簡(jiǎn)單例子，幫助讀者熟悉開(kāi)發(fā)環(huán)境和開(kāi)發(fā)語(yǔ)言。
上傳時(shí)間： 2013-08-06
上傳用戶(hù)：silenthink
資源簡(jiǎn)介：基于CPLD／FPGA的可編程邏輯器件，借助單片機(jī)AT89C51；利用標(biāo)準(zhǔn)頻率50～100MHz的周期信號(hào)實(shí)現(xiàn)系統(tǒng)計(jì)數(shù)的等精度測(cè)量技術(shù)。同時(shí)采用閘門(mén)測(cè)量技術(shù)完成脈寬,占空比的測(cè)量。
上傳時(shí)間： 2013-08-09
上傳用戶(hù)：yd19890720
資源簡(jiǎn)介：設(shè)計(jì)了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測(cè)量?jī)x
上傳時(shí)間： 2013-08-11
上傳用戶(hù)：a155166
資源簡(jiǎn)介：可編程邏輯器件的開(kāi)發(fā)與應(yīng)用實(shí)驗(yàn)教學(xué)大綱\r\n本課程是高等院校電氣、信息、通信類(lèi)專(zhuān)業(yè)的一門(mén)技術(shù)基礎(chǔ)課。通過(guò)本課程的學(xué)習(xí)，使學(xué)生獲得數(shù)字系統(tǒng)設(shè)計(jì)和可編程邏輯器件方面的基本概念、基本知識(shí)和基本技能，培養(yǎng)他們對(duì)數(shù)字系統(tǒng)的分析與設(shè)計(jì)的能力，為后續(xù)課程的...
上傳時(shí)間： 2013-08-26
上傳用戶(hù)：shinesyh
資源簡(jiǎn)介：可編程邏輯器件cpld與單片機(jī)雙向通信的源程序
上傳時(shí)間： 2013-08-28
上傳用戶(hù)：梧桐
