相 關(guān) 資 源

• vhdl寄存/計數(shù)器設(shè)計免費下載

  資源簡介：vhdl寄存/計數(shù)器設(shè)計

  標簽： vhdl 寄存 計數(shù)器

  上傳時間： 2015-02-28

  上傳用戶：13517191407

• 電子時鐘vhdl程序與仿真 10進制計數(shù)器設(shè)計與仿真 6進制計數(shù)器設(shè)計與仿真免費下載

  資源簡介：電子時鐘vhdl程序與仿真 10進制計數(shù)器設(shè)計與仿真 6進制計數(shù)器設(shè)計與仿真

  標簽： vhdl 仿真 進制計數(shù)器 電子時鐘

  上傳時間： 2014-08-13

  上傳用戶：ztj182002

• 本文介紹了一個使用 vhdl 描述計數(shù)器的設(shè)計、綜合、仿真的全過程免費下載

  資源簡介：本文介紹了一個使用 vhdl 描述計數(shù)器的設(shè)計、綜合、仿真的全過程，作為我這一段 時間自學(xué) FPGA/CPLD 的總結(jié)，如果有什么不正確的地方，敬請各位不幸看到這篇文章的 大俠們指正，在此表示感謝。當然，這是一個非常簡單的時序邏輯電路實例，主要是詳細 描述...

  標簽： vhdl 計數(shù)器 仿真 過程

  上傳時間： 2016-10-04

  上傳用戶：Yukiseop

• vhdl 十進制加法計數(shù)器設(shè)計 已經(jīng)調(diào)試成功免費下載

  資源簡介：vhdl 十進制加法計數(shù)器設(shè)計 已經(jīng)調(diào)試成功

  標簽： vhdl 十進制 加法 計數(shù)器

  上傳時間： 2014-01-01

  上傳用戶：sy_jiadeyi

• vhdl 程序設(shè)計免費下載

  資源簡介：·vhdl?程序設(shè)計??

  標簽： vhdl nbsp 程序設(shè)計

  上傳時間： 2013-04-24

  上傳用戶：c12228

• vhdl數(shù)字電路設(shè)計的電子書免費下載

  資源簡介：vhdl數(shù)字電路設(shè)計的電子書，很好的學(xué)習(xí)材料

  標簽： vhdl 數(shù)字 電路設(shè)計 電子書

  上傳時間： 2013-08-15

  上傳用戶：dljwq

• 基于cpld的pwm控制設(shè)計采用vhdl.verilog語言設(shè)計免費下載

  資源簡介：基于cpld的pwm控制設(shè)計\r\n采用vhdl.verilog語言設(shè)計\r\n對大家比較有用

  標簽： verilog cpld vhdl pwm

  上傳時間： 2013-08-20

  上傳用戶：sk5201314

• C8051F020芯片的多功能計數(shù)器設(shè)計免費下載

  資源簡介：C8051F020芯片的多功能計數(shù)器設(shè)計

  標簽： C8051F020 芯片 多功能 計數(shù)器

  上傳時間： 2014-01-24

  上傳用戶：362279997

• vhdl幾個設(shè)計實例,用WHEN ELSE 語句實現(xiàn)條件賦值等免費下載

  資源簡介：vhdl幾個設(shè)計實例,用WHEN ELSE 語句實現(xiàn)條件賦值等

  標簽： vhdl ELSE WHEN 設(shè)計實例

  上傳時間： 2014-01-18

  上傳用戶：fandeshun

• 基于vhdl的DDS設(shè)計免費下載

  資源簡介：基于vhdl的DDS設(shè)計，在QUTURS2zhon仿真通過

  標簽： vhdl DDS

  上傳時間： 2013-12-21

  上傳用戶：TRIFCT

• vhdl 關(guān)于2DFFT設(shè)計程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be 免費下載

  資源簡介：vhdl 關(guān)于2DFFT設(shè)計程序 u scinode1 &#8764 scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support ...

  標簽： scinode1 scinode details 2DFFT

  上傳時間： 2014-12-02

  上傳用戶：15071087253

• 這是vhdl數(shù)字系統(tǒng)設(shè)計的試驗指導(dǎo)書免費下載

  資源簡介：這是vhdl數(shù)字系統(tǒng)設(shè)計的試驗指導(dǎo)書，里面有許多好的例子。

  標簽： vhdl 數(shù)字系統(tǒng)設(shè)計 指導(dǎo)書

  上傳時間： 2015-06-09

  上傳用戶：wab1981

• vhdl的數(shù)字設(shè)計與綜合的經(jīng)典圖書免費下載

  資源簡介：vhdl的數(shù)字設(shè)計與綜合的經(jīng)典圖書，與大家共享

  標簽： vhdl 數(shù)字設(shè)計 圖書

  上傳時間： 2013-12-25

  上傳用戶：cjl42111

• 用vhdl結(jié)構(gòu)描述設(shè)計一全減器免費下載

  資源簡介：用vhdl結(jié)構(gòu)描述設(shè)計一全減器，全減器可由兩個半減器和一個或門組成。

  標簽： vhdl 減

  上傳時間： 2013-12-22

  上傳用戶：思琦琦

• vhdl數(shù)字時鐘設(shè)計 目的免費下載

  資源簡介：vhdl數(shù)字時鐘設(shè)計 目的，原理仿真 源程序

  標簽： vhdl 數(shù)字 時鐘設(shè)計

  上傳時間： 2013-12-30

  上傳用戶：極客

• Verilog and vhdl狀態(tài)機設(shè)計免費下載

  資源簡介：Verilog and vhdl狀態(tài)機設(shè)計，英文pdf格式 State machine design techniques for Verilog and vhdl Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one l...

  標簽： Verilog vhdl and 狀態(tài)

  上傳時間： 2013-12-19

  上傳用戶：change0329

• vhdl數(shù)字系統(tǒng)設(shè)計與高層次綜合.pdf免費下載

  資源簡介：vhdl數(shù)字系統(tǒng)設(shè)計與高層次綜合.pdf

  標簽： vhdl 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2015-10-06

  上傳用戶：cjl42111

• 用vhdl硬件語言設(shè)計的16位cpu免費下載

  資源簡介：用vhdl硬件語言設(shè)計的16位cpu，上傳的壓縮包既包含源代碼又包含詳細的文檔說明。

  標簽： vhdl cpu 硬件語言設(shè)計

  上傳時間： 2015-10-27

  上傳用戶：refent

• 該課件詳細的講述了vhdl在電子設(shè)計的中的應(yīng)用免費下載

  資源簡介：該課件詳細的講述了vhdl在電子設(shè)計的中的應(yīng)用，及其vhdl程序設(shè)計的方方面面，從vhdl語言的產(chǎn)生，發(fā)展，到vhdl語言的語法，該書中還附有幾百個源程序，并且每個程序都有詳盡的注釋，很適合有志于vhdl學(xué)習(xí)的初學(xué)者。

  標簽： vhdl 電子設(shè)計 中的應(yīng)用

  上傳時間： 2015-10-29

  上傳用戶：gyq

• 基才vhdl狀態(tài)機設(shè)計的智能交通控制燈 設(shè)計 有需要的可以看一下免費下載

  資源簡介：基才vhdl狀態(tài)機設(shè)計的智能交通控制燈 設(shè)計 有需要的可以看一下

  標簽： vhdl 狀態(tài) 智能交通 控制燈

  上傳時間： 2013-12-26

  上傳用戶：lnnn30

• 基才vhdl狀態(tài)機設(shè)計的智能交通控制燈 有需要的可以看一下免費下載

  資源簡介：基才vhdl狀態(tài)機設(shè)計的智能交通控制燈 有需要的可以看一下

  標簽： vhdl 狀態(tài) 智能交通 控制燈

  上傳時間： 2013-12-21

  上傳用戶：zhangyigenius

• 加減時間計數(shù)器設(shè)計免費下載

  資源簡介：加減時間計數(shù)器設(shè)計，經(jīng)過實際使用通過測試。

  標簽： 減 計數(shù)器

  上傳時間： 2013-12-12

  上傳用戶：yoleeson

• vhdl語言的設(shè)計與應(yīng)用PDG書籍免費下載

  資源簡介：vhdl語言的設(shè)計與應(yīng)用PDG書籍，請用dgreader free.exe工具打開

  標簽： vhdl PDG 語言 書籍

  上傳時間： 2015-12-01

  上傳用戶：日光微瀾

• 本系統(tǒng)使用vhdl語言進行設(shè)計免費下載

  資源簡介：本系統(tǒng)使用vhdl語言進行設(shè)計，采用自上向下的設(shè)計方法。目標器件選用Xilinx公司的FPGA器件，并利用Xilinx ISE 7.1 進行vhdl程序的編譯與綜合，然后用Modelsim Xilinx Edition 6.1進行功能仿真和時序仿真。

  標簽： vhdl 語言

  上傳時間： 2016-01-21

  上傳用戶：541657925

• 流密碼算法的實現(xiàn),通過用線性移位寄存器設(shè)計密鑰流產(chǎn)生器免費下載

  資源簡介：流密碼算法的實現(xiàn),通過用線性移位寄存器設(shè)計密鑰流產(chǎn)生器，然后用該密鑰對美國《獨立宣言》這段英文進行加密

  標簽： 流密碼 密鑰 產(chǎn)生器 算法

  上傳時間： 2013-12-28

  上傳用戶：ikemada

• 東南大學(xué)電工電子實驗中心徐瑩雋老師的vhdl數(shù)字系統(tǒng)設(shè)計免費下載

  資源簡介：東南大學(xué)電工電子實驗中心徐瑩雋老師的vhdl數(shù)字系統(tǒng)設(shè)計，對于vhdl的初學(xué)者非常適合。

  標簽： vhdl 東南大學(xué) 電工電子實驗 數(shù)字系統(tǒng)設(shè)計

  上傳時間： 2016-02-03

  上傳用戶：wmwai1314

• PSK調(diào)制解調(diào)器的設(shè)計 我的課程設(shè)計 基于vhdl語言的設(shè)計與仿真免費下載

  資源簡介：PSK調(diào)制解調(diào)器的設(shè)計 我的課程設(shè)計 基于vhdl語言的設(shè)計與仿真

  標簽： vhdl PSK 調(diào)制解調(diào)器 語言

  上傳時間： 2016-02-17

  上傳用戶：chenbhdt

• vhdl 語言程序設(shè)計免費下載

  資源簡介：vhdl 語言程序設(shè)計，包括alu, mux 部分的程序設(shè)計。

  標簽： vhdl 語言程序設(shè)計

  上傳時間： 2013-12-25

  上傳用戶：zhaiye

• vhdl實驗 計數(shù)器：generate語句的應(yīng)用免費下載

  資源簡介：vhdl實驗 計數(shù)器：generate語句的應(yīng)用

  標簽： generate vhdl 實驗 計數(shù)器

  上傳時間： 2013-12-17

  上傳用戶：363186

• vhdl的課程設(shè)計免費下載

  資源簡介：vhdl的課程設(shè)計，密碼鎖，去年我們課程設(shè)計我的程序，很好的程序，請驗收?？梢宰鰒hdl課程設(shè)計用 去年我的開發(fā)環(huán)境是 max.pulls2

  標簽： vhdl

  上傳時間： 2014-01-09

  上傳用戶：ikemada