vhdl寄存/計數器設計
資源簡介:vhdl寄存/計數器設計
上傳時間: 2015-02-28
上傳用戶:13517191407
資源簡介:電子時鐘vhdl程序與仿真 10進制計數器設計與仿真 6進制計數器設計與仿真
上傳時間: 2014-08-13
上傳用戶:ztj182002
資源簡介:本文介紹了一個使用 vhdl 描述計數器的設計、綜合、仿真的全過程,作為我這一段 時間自學 FPGA/CPLD 的總結,如果有什么不正確的地方,敬請各位不幸看到這篇文章的 大俠們指正,在此表示感謝。當然,這是一個非常簡單的時序邏輯電路實例,主要是詳細 描述...
上傳時間: 2016-10-04
上傳用戶:Yukiseop
資源簡介:vhdl 十進制加法計數器設計 已經調試成功
上傳時間: 2014-01-01
上傳用戶:sy_jiadeyi
資源簡介:·vhdl?程序設計??
上傳時間: 2013-04-24
上傳用戶:c12228
資源簡介:vhdl數字電路設計的電子書,很好的學習材料
上傳時間: 2013-08-15
上傳用戶:dljwq
資源簡介:基于cpld的pwm控制設計\r\n采用vhdl.verilog語言設計\r\n對大家比較有用
上傳時間: 2013-08-20
上傳用戶:sk5201314
資源簡介:C8051F020芯片的多功能計數器設計
上傳時間: 2014-01-24
上傳用戶:362279997
資源簡介:vhdl幾個設計實例,用WHEN ELSE 語句實現條件賦值等
上傳時間: 2014-01-18
上傳用戶:fandeshun
資源簡介:基于vhdl的DDS設計,在QUTURS2zhon仿真通過
上傳時間: 2013-12-21
上傳用戶:TRIFCT
資源簡介:vhdl 關于2DFFT設計程序 u scinode1 ∼ scinode9.vhd: Every SCI node RTL vhdl code. The details can be seen in the following section. u 2dfft.vhd: The top module includes these scinodes and form a 3x3 SCI Torus network, and it support ...
上傳時間: 2014-12-02
上傳用戶:15071087253
資源簡介:這是vhdl數字系統設計的試驗指導書,里面有許多好的例子。
上傳時間: 2015-06-09
上傳用戶:wab1981
資源簡介:vhdl的數字設計與綜合的經典圖書,與大家共享
上傳時間: 2013-12-25
上傳用戶:cjl42111
資源簡介:用vhdl結構描述設計一全減器,全減器可由兩個半減器和一個或門組成。
上傳時間: 2013-12-22
上傳用戶:思琦琦
資源簡介:vhdl數字時鐘設計 目的,原理仿真 源程序
上傳時間: 2013-12-30
上傳用戶:極客
資源簡介:Verilog and vhdl狀態機設計,英文pdf格式 State machine design techniques for Verilog and vhdl Abstract : Designing a synchronous finite state Another way of organizing a state machine (FSM) is a common task for a digital logic only one l...
上傳時間: 2013-12-19
上傳用戶:change0329
資源簡介:vhdl數字系統設計與高層次綜合.pdf
上傳時間: 2015-10-06
上傳用戶:cjl42111
資源簡介:用vhdl硬件語言設計的16位cpu,上傳的壓縮包既包含源代碼又包含詳細的文檔說明。
上傳時間: 2015-10-27
上傳用戶:refent
資源簡介:該課件詳細的講述了vhdl在電子設計的中的應用,及其vhdl程序設計的方方面面,從vhdl語言的產生,發展,到vhdl語言的語法,該書中還附有幾百個源程序,并且每個程序都有詳盡的注釋,很適合有志于vhdl學習的初學者。
上傳時間: 2015-10-29
上傳用戶:gyq
資源簡介:基才vhdl狀態機設計的智能交通控制燈 設計 有需要的可以看一下
上傳時間: 2013-12-26
上傳用戶:lnnn30
資源簡介:基才vhdl狀態機設計的智能交通控制燈 有需要的可以看一下
上傳時間: 2013-12-21
上傳用戶:zhangyigenius
資源簡介:加減時間計數器設計,經過實際使用通過測試。
上傳時間: 2013-12-12
上傳用戶:yoleeson
資源簡介:vhdl語言的設計與應用PDG書籍,請用dgreader free.exe工具打開
上傳時間: 2015-12-01
上傳用戶:日光微瀾
資源簡介:本系統使用vhdl語言進行設計,采用自上向下的設計方法。目標器件選用Xilinx公司的FPGA器件,并利用Xilinx ISE 7.1 進行vhdl程序的編譯與綜合,然后用Modelsim Xilinx Edition 6.1進行功能仿真和時序仿真。
上傳時間: 2016-01-21
上傳用戶:541657925
資源簡介:流密碼算法的實現,通過用線性移位寄存器設計密鑰流產生器,然后用該密鑰對美國《獨立宣言》這段英文進行加密
上傳時間: 2013-12-28
上傳用戶:ikemada
資源簡介:東南大學電工電子實驗中心徐瑩雋老師的vhdl數字系統設計,對于vhdl的初學者非常適合。
上傳時間: 2016-02-03
上傳用戶:wmwai1314
資源簡介:PSK調制解調器的設計 我的課程設計 基于vhdl語言的設計與仿真
上傳時間: 2016-02-17
上傳用戶:chenbhdt
資源簡介:vhdl 語言程序設計,包括alu, mux 部分的程序設計。
上傳時間: 2013-12-25
上傳用戶:zhaiye
資源簡介:vhdl實驗 計數器:generate語句的應用
上傳時間: 2013-12-17
上傳用戶:363186
資源簡介:vhdl的課程設計,密碼鎖,去年我們課程設計我的程序,很好的程序,請驗收。可以做vhdl課程設計用 去年我的開發環境是 max.pulls2
上傳時間: 2014-01-09
上傳用戶:ikemada