http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,則R3～R0的輸出信號(hào)中會(huì)有一個(gè)為1,但我們還是是無法確定哪一個(gè)鍵被按下,必須要 - 免費(fèi)下載

VHDL/FPGA/Verilog資源 文件大小：1524 K

?? 資源詳細(xì)信息

文件格式
RAR
所屬分類
上傳用戶
上傳時(shí)間
文件大小
1524 K
所需積分
2 積分
推薦指數(shù)
????? (5/5)

?? 溫馨提示：本資源由用戶 lujing200912345 上傳分享，僅供學(xué)習(xí)交流使用。如有侵權(quán)，請(qǐng)聯(lián)系我們刪除。

資源簡(jiǎn)介

http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,則R3～R0的輸出信號(hào)中會(huì)有一個(gè)為1,但我們還是是無法確定哪一個(gè)鍵被按下,必須要從R3 ～R0 的輸出信號(hào)與C3～C0的掃描信號(hào)共同決定那個(gè)按鍵被按下. 編寫VHDL的構(gòu)思: 外部接口包括: a. INPUT腳 : CLK , R3～R0. b. OUTPUT腳 : C3～C0 , DATA3～DATA0(辨別出的按鍵值).

源碼文件列表

?? 共 115 個(gè)源碼文件 點(diǎn)擊文件名可在線查看源代碼

??
溫馨提示：點(diǎn)擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語(yǔ)法高亮顯示。

立即下載此資源

提示：下載后請(qǐng)用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時(shí)內(nèi)重復(fù)下載不扣分
  • 支持?jǐn)帱c(diǎn)續(xù)傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請(qǐng)查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費(fèi)領(lǐng)取
  • 邀請(qǐng)好友注冊(cè)獎(jiǎng)勵(lì)
  • 查看詳情 →

相關(guān)標(biāo)簽

點(diǎn)擊標(biāo)簽查看更多相關(guān)資源：

相關(guān)資源推薦