8位大小比較器的VHDL源代碼,Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs
資源簡介:8位大小比較器的VHDL源代碼,Magnitude Comparator VHDL description of a 4-bit magnitude comparator with expansion inputs
上傳時間: 2015-04-15
上傳用戶:guanliya
資源簡介:2級流水線實現的8位全加器的VHDL代碼,適用于altera系列的FPGA/CPLD
上傳時間: 2014-06-15
上傳用戶:zhanditian
資源簡介:8位全加器的VHDL描述,可用MAX+plusⅡ運行測試
上傳時間: 2014-01-16
上傳用戶:erkuizhang
資源簡介:8位全加器的VHDL語言描述,有需要的頂一下。
上傳時間: 2017-05-30
上傳用戶:aysyzxzm
資源簡介:設計一個字節(8 位)比較器。 要求:比較兩個字節的大小,如a[7:0]大于 b[7:0]輸出高電平,否則輸出低電平,改寫測試 模型,使其能進行比較全面的測試 。
上傳時間: 2015-11-07
上傳用戶:manking0408
資源簡介:VHDL的44個實例 包括:8位相等比較器、步進電機控制器、移位寄存器等
上傳時間: 2013-12-13
上傳用戶:lizhen9880
資源簡介:8位相等比較器含源代碼,用VHDL語言編寫,具體很高的實用性,供讀者參考
上傳時間: 2017-08-21
上傳用戶:coeus
資源簡介:最高優先級編碼器 8位相等比較器 三人表決器(三種不同的描述方式) 加法器描述 8位總線收發器:74245 (注2) 地址譯碼(for m68008) 多路選擇器(使用select語句) LED七段譯碼 多路選擇器(使用if-else語句) 雙2-4譯碼器:74139 多路選擇器...
上傳時間: 2015-04-11
上傳用戶:tianyi223
資源簡介:4位乘法器,4位除法器 8位數據鎖存器,8位相等比較器,帶同步復位的狀態 機,元件例化與層次設計,最高優先級編碼器
上傳時間: 2014-12-07
上傳用戶:pompey
資源簡介:最高優先級編碼器 8位相等比較器 三人表決器(三種不同的描述方式) 加法器描述
上傳時間: 2014-01-23
上傳用戶:xymbian
資源簡介:用VHDL寫的一個8位全加器的實驗程序,供新手參考
上傳時間: 2017-03-03
上傳用戶:lx9076
資源簡介:8位相等比較器,比較8位數是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn
上傳時間: 2015-07-02
上傳用戶:colinal
資源簡介:4位數據比較器 通過VHDL語言設計出4位數據比較器,了解EDA對數字電路設計的效率和可靠性有極大地提高
上傳時間: 2016-08-12
上傳用戶:1079836864
資源簡介:這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間: 2013-08-10
上傳用戶:大灰狼123456
資源簡介:16位并行相關器的VHDL程序
上傳時間: 2015-03-02
上傳用戶:er1219
資源簡介:三種方法編寫多路選擇器的VHDL源代碼 分別使用if else ,select ,when 語句
上傳時間: 2013-12-24
上傳用戶:lingzhichao
資源簡介:成都理工大學基于MAXPLUS II 的設計過程報告內涵有源程序及設計過程中的調試:在文本編輯窗口中輸入二進制8位優先編碼器的程序; 3設計驅動顯示程序如下: 5采用原理圖方式設計如下: 6引角分配圖如下: 7仿真結果如下:
上傳時間: 2014-12-02
上傳用戶:zhuoying119
資源簡介:相位比較器的VHDL實現程序,現行的相位比較器結構往往十分復雜,難于實現。而在一些對精度要求不是很高的領域,簡單靈活的相位比較算法有著廣闊的市場。
上傳時間: 2015-12-02
上傳用戶:wangchong
資源簡介:設計題目:8位數字搶答器的設計設計題目:8位數字搶答器的設計
上傳時間: 2016-01-30
上傳用戶:asdkin
資源簡介:msp430單片機模擬信號比較器的應用源代碼
上傳時間: 2013-12-01
上傳用戶:llandlu
資源簡介:8位AD轉換器的使用加液晶顯示,轉換器是八通道并行轉換器
上傳時間: 2014-01-21
上傳用戶:一諾88
資源簡介:1位全加器的VHDL設計 通過兩個半加起實現
上傳時間: 2017-01-12
上傳用戶:徐孺
資源簡介:這是Actel 的FPGA的譯碼器的VHDL源代碼。
上傳時間: 2017-03-23
上傳用戶:redmoons
資源簡介:是臺灣松翰公司8位單片機編程器的英文使用說明。
上傳時間: 2017-06-10
上傳用戶:txfyddz
資源簡介:這是我最近買的一套CPLD開發板VHDL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑...
上傳時間: 2015-07-23
上傳用戶:李夢晗
資源簡介:用VHDL編寫的8位全加器,數字分頻器等程序
上傳時間: 2013-12-16
上傳用戶:ztj182002
資源簡介:VHDL實現簡單的8位CPU doc文件上有源代碼
上傳時間: 2015-07-19
上傳用戶:chenbhdt
資源簡介:4位數值比較器MC14585B.能夠將兩個輸入信號比較的各種情況送到輸出端口上.本程序基于VHDL語言,開發環境是MAXPLUS2
上傳時間: 2016-03-09
上傳用戶:363186
資源簡介:8位無符號數與8位無符號數的乘法的VHDL源代碼
上傳時間: 2014-01-07
上傳用戶:playboys0
資源簡介:這是利用AT89C2051中的比較器和軟件實現的8位AD轉換器。
上傳時間: 2016-08-26
上傳用戶:咔樂塢