相 關(guān) 資 源

• 用VHDL寫(xiě)的計(jì)算器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的計(jì)算器，實(shí)現(xiàn)加減功能以及ＶＧＡ顯示功能，適合VHDL初學(xué)者使用。

  標(biāo)簽： VHDL 計(jì)算器

  上傳時(shí)間： 2015-06-24

  上傳用戶(hù)：bakdesec

• 用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用VHDL寫(xiě)的1024點(diǎn)的fft代碼免費(fèi)下載

  資源簡(jiǎn)介：用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用VHDL寫(xiě)的1024點(diǎn)的fft代碼

  標(biāo)簽： fft fpga 1024 VHDL

  上傳時(shí)間： 2013-08-22

  上傳用戶(hù)：ukuk

• 用VHDL寫(xiě)的免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的

  標(biāo)簽： VHDL

  上傳時(shí)間： 2014-01-17

  上傳用戶(hù)：xymbian

• 一個(gè)用Java寫(xiě)的計(jì)算器程序。由于初次用做Java做程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用Java寫(xiě)的計(jì)算器程序。由于初次用做Java做程序，可能比較嫩，見(jiàn)諒。

  標(biāo)簽： Java 程序 計(jì)算器

  上傳時(shí)間： 2014-02-28

  上傳用戶(hù)：天涯

• 用VHDL寫(xiě)的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的數(shù)字鎖相環(huán)程序 pll.vhd為源文件 pllTB.vhd為testbench

  標(biāo)簽： vhd testbench pllTB VHDL

  上傳時(shí)間： 2014-01-20

  上傳用戶(hù)：zwei41

• 請(qǐng)站長(zhǎng)給我登陸名,和密碼 這是一個(gè)用C寫(xiě)的計(jì)算器源碼 希望得到交流的機(jī)會(huì)免費(fèi)下載

  資源簡(jiǎn)介：請(qǐng)站長(zhǎng)給我登陸名,和密碼 這是一個(gè)用C寫(xiě)的計(jì)算器源碼 希望得到交流的機(jī)會(huì)

  標(biāo)簽： 密碼 交流 計(jì)算器 源碼

  上傳時(shí)間： 2015-05-27

  上傳用戶(hù)：金宜

• 數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個(gè)用VHDL寫(xiě)的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個(gè)模塊FILTER,ERR_DECISION,ADJUST 希望對(duì)大家有用.免費(fèi)下載

  資源簡(jiǎn)介：數(shù)字均衡器是通訊信道抗碼間干擾的重要環(huán)節(jié),這是一個(gè)用VHDL寫(xiě)的代碼以及用SYNPLIFY8.0綜合的RTL電路圖 它包含三個(gè)模塊FILTER,ERR_DECISION,ADJUST 希望對(duì)大家有用.

  標(biāo)簽： ERR_DECISION SYNPLIFY FILTER ADJUST

  上傳時(shí)間： 2015-06-09

  上傳用戶(hù)：cazjing

• 自己在ISE下用VHDL寫(xiě)的UART免費(fèi)下載

  資源簡(jiǎn)介：自己在ISE下用VHDL寫(xiě)的UART，簡(jiǎn)單，易懂

  標(biāo)簽： VHDL UART ISE

  上傳時(shí)間： 2015-06-10

  上傳用戶(hù)：jackgao

• 一個(gè)用VHDL寫(xiě)的8051的內(nèi)核,很方便集成到FPGA里.免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用VHDL寫(xiě)的8051的內(nèi)核,很方便集成到FPGA里.

  標(biāo)簽： VHDL 8051 FPGA 內(nèi)核

  上傳時(shí)間： 2015-07-01

  上傳用戶(hù)：waitingfy

• 用VHDL寫(xiě)的運(yùn)動(dòng)計(jì)時(shí)表程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的運(yùn)動(dòng)計(jì)時(shí)表程序，用Modelsim仿真已經(jīng)通過(guò)，帖出來(lái)與大家分享。

  標(biāo)簽： VHDL 計(jì)時(shí) 程序

  上傳時(shí)間： 2014-01-25

  上傳用戶(hù)：banyou

• 用VHDL寫(xiě)的交通燈控制器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的交通燈控制器，基本功能齊全，和馬路上十字路口的紅綠燈模擬得很像的

  標(biāo)簽： VHDL 交通燈控制器

  上傳時(shí)間： 2015-11-10

  上傳用戶(hù)：xmsmh

• 用VHDL寫(xiě)的I2C源程序免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的I2C源程序，歡迎有需要的來(lái)下載

  標(biāo)簽： VHDL I2C 源程序

  上傳時(shí)間： 2015-11-11

  上傳用戶(hù)：咔樂(lè)塢

• 這是個(gè)用VHDL寫(xiě)的測(cè)頻源程序,最大可測(cè)10M,你可以任意修改,但請(qǐng)你更新后發(fā)一份給我免費(fèi)下載

  資源簡(jiǎn)介：這是個(gè)用VHDL寫(xiě)的測(cè)頻源程序,最大可測(cè)10M,你可以任意修改,但請(qǐng)你更新后發(fā)一份給我

  標(biāo)簽： VHDL 10 測(cè)頻 修改

  上傳時(shí)間： 2015-11-20

  上傳用戶(hù)：liglechongchong

• 這是一個(gè)用VHDL寫(xiě)的控制VGA的源程序,可以顯示6種不同的圖案,你也可以顯示圖象免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用VHDL寫(xiě)的控制VGA的源程序,可以顯示6種不同的圖案,你也可以顯示圖象

  標(biāo)簽： VHDL VGA 控制 圖案

  上傳時(shí)間： 2013-12-15

  上傳用戶(hù)：dragonhaixm

• 是用VHDL寫(xiě)的一個(gè)常用的ALARM BUFFER,相信對(duì)電子設(shè)計(jì)的朋友有所幫助~免費(fèi)下載

  資源簡(jiǎn)介：是用VHDL寫(xiě)的一個(gè)常用的ALARM BUFFER,相信對(duì)電子設(shè)計(jì)的朋友有所幫助~

  標(biāo)簽： BUFFER ALARM VHDL 電子設(shè)計(jì)

  上傳時(shí)間： 2014-01-13

  上傳用戶(hù)：yiwen213

• 用Java寫(xiě)的計(jì)算器程序免費(fèi)下載

  資源簡(jiǎn)介：用Java寫(xiě)的計(jì)算器程序，很方便，基本的計(jì)算功能都具備

  標(biāo)簽： Java 計(jì)算器 程序

  上傳時(shí)間： 2013-12-10

  上傳用戶(hù)：lingzhichao

• 用VHDL編寫(xiě)的計(jì)算器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL編寫(xiě)的計(jì)算器，能實(shí)現(xiàn)簡(jiǎn)單的加減乘除四則運(yùn)算

  標(biāo)簽： VHDL 編寫(xiě) 計(jì)算器

  上傳時(shí)間： 2014-01-17

  上傳用戶(hù)：1101055045

• 自己用VHDL寫(xiě)的一個(gè)串口程序免費(fèi)下載

  資源簡(jiǎn)介：自己用VHDL寫(xiě)的一個(gè)串口程序，調(diào)試成功，并且用到了項(xiàng)目中，希望初學(xué)者可以借鑒下

  標(biāo)簽： VHDL 串口程序

  上傳時(shí)間： 2016-01-24

  上傳用戶(hù)：manking0408

• 用VB寫(xiě)的計(jì)算器程序,看看吧.對(duì)寫(xiě)程序有好處的.免費(fèi)下載

  資源簡(jiǎn)介：用VB寫(xiě)的計(jì)算器程序,看看吧.對(duì)寫(xiě)程序有好處的.

  標(biāo)簽： 程序 計(jì)算器

  上傳時(shí)間： 2016-01-28

  上傳用戶(hù)：zhaiye

• 一個(gè)用VC寫(xiě)的計(jì)算器免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用VC寫(xiě)的計(jì)算器，非常簡(jiǎn)單的那種，用給大家參考一下

  標(biāo)簽： 計(jì)算器

  上傳時(shí)間： 2016-02-21

  上傳用戶(hù)：xuanjie

• 在ISE環(huán)境下用VHDL寫(xiě)的8*9FIFO免費(fèi)下載

  資源簡(jiǎn)介：在ISE環(huán)境下用VHDL寫(xiě)的8*9FIFO

  標(biāo)簽： FIFO VHDL ISE 環(huán)境

  上傳時(shí)間： 2016-03-05

  上傳用戶(hù)：jkhjkh1982

• 用VHDL寫(xiě)的一個(gè)32位并行乘法器的源代碼免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的一個(gè)32位并行乘法器的源代碼，已經(jīng)過(guò)驗(yàn)證，可以直接使用

  標(biāo)簽： VHDL 并行 乘法器 源代碼

  上傳時(shí)間： 2014-01-06

  上傳用戶(hù)：hoperingcong

• 一個(gè)用VC寫(xiě)的計(jì)算器免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用VC寫(xiě)的計(jì)算器，功能基本實(shí)現(xiàn)，不能實(shí)現(xiàn)科學(xué)計(jì)算

  標(biāo)簽： 計(jì)算器

  上傳時(shí)間： 2013-12-19

  上傳用戶(hù)：baitouyu

• 一個(gè)用delphi寫(xiě)的計(jì)算器。 一個(gè)用delphi寫(xiě)的計(jì)算器。免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用delphi寫(xiě)的計(jì)算器。 一個(gè)用delphi寫(xiě)的計(jì)算器。

  標(biāo)簽： delphi 計(jì)算器

  上傳時(shí)間： 2016-03-11

  上傳用戶(hù)：hustfanenze

• 一個(gè)用VHDL寫(xiě)的倒計(jì)時(shí)程序免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)用VHDL寫(xiě)的倒計(jì)時(shí)程序

  標(biāo)簽： VHDL 計(jì)時(shí) 程序

  上傳時(shí)間： 2016-03-13

  上傳用戶(hù)：aappkkee

• 用VHDL寫(xiě)的有關(guān)寄存器的源代碼免費(fèi)下載

  資源簡(jiǎn)介：用VHDL寫(xiě)的有關(guān)寄存器的源代碼，適合于硬件開(kāi)發(fā)入門(mén)。

  標(biāo)簽： VHDL 寄存器 源代碼

  上傳時(shí)間： 2016-05-03

  上傳用戶(hù)：源碼3

• 我EDA課程設(shè)計(jì)做的用VHDL 寫(xiě)的智能電子密碼鎖免費(fèi)下載

  資源簡(jiǎn)介：我EDA課程設(shè)計(jì)做的用VHDL 寫(xiě)的智能電子密碼鎖，在試驗(yàn)箱上實(shí)驗(yàn)的，4位并行密碼，有報(bào)警功能與自鎖功能。花了我1個(gè)星期的時(shí)間，希望對(duì)你有幫助。有什么問(wèn)題可以來(lái)EMAIL問(wèn)我哦。

  標(biāo)簽： VHDL EDA 電子密碼鎖

  上傳時(shí)間： 2014-01-03

  上傳用戶(hù)：123啊

• 自己用VHDL寫(xiě)的波形發(fā)生器免費(fèi)下載

  資源簡(jiǎn)介：自己用VHDL寫(xiě)的波形發(fā)生器，希望對(duì)初學(xué)者有幫助

  標(biāo)簽： VHDL 波形發(fā)生器

  上傳時(shí)間： 2016-05-16

  上傳用戶(hù)：ve3344

• 一個(gè)簡(jiǎn)單的用VHDL寫(xiě)的計(jì)秒功能的小程序.免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)簡(jiǎn)單的用VHDL寫(xiě)的計(jì)秒功能的小程序.

  標(biāo)簽： VHDL 程序

  上傳時(shí)間： 2014-01-24

  上傳用戶(hù)：lmeeworm

• 用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用VHDL寫(xiě)的1024點(diǎn)的fft代碼免費(fèi)下載

  資源簡(jiǎn)介：用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用VHDL寫(xiě)的1024點(diǎn)的fft代碼

  標(biāo)簽： fft fpga 1024 VHDL

  上傳時(shí)間： 2014-01-18

  上傳用戶(hù)：三人用菜