count16.vhd 16位BCD計數器VHDL源程序
資源簡介:count16.vhd 16位BCD計數器vhdL源程序
上傳時間: 2013-12-11
上傳用戶:leehom61
資源簡介:一個16位cpu的vhdL代碼。具體內容我也不清楚,自己慢慢研究吧
上傳時間: 2015-04-19
上傳用戶:qlpqlq
資源簡介:16位cpu的vhdL源代碼。 自己看看,沒有注釋。
上傳時間: 2015-10-29
上傳用戶:fhzm5658
資源簡介:Microchip的官方PIC24H系列16位單片機的外設源程序庫。
上傳時間: 2016-03-23
上傳用戶:cmc_68289287
資源簡介:簡單的16位CPU的vhdL設計 vhdL代碼和cpu設計過程
上傳時間: 2016-06-04
上傳用戶:tonyshao
資源簡介:16位cpu設計vhdL源碼,其中包括alu,clock,memory等部分的設計
上傳時間: 2016-06-30
上傳用戶:saharawalker
資源簡介:Holtek單片機源碼:此應用示范了使用HT48C10單片機的 16 位定時計數器產生內部中斷以實現計時功能。這個應用依靠系統時鐘頻率作為計時的基準。此處所示的應用使用了 400KHz的系統時鐘,通過內部除四分頻產生 100KHz 的定時/計數器時鐘。對于一個 16 位的計數...
上傳時間: 2017-01-22
上傳用戶:wmwai1314
資源簡介:8位加法器vhdL源程序,實驗題能夠在EDA開發系統中運行
上傳時間: 2013-12-29
上傳用戶:jhksyghr
資源簡介:14.1本章導讀所有LPC1300系列Cortex-M3微控制器的16位定時器塊都相同。14.2基本配制CT16B0/1采用以下寄存器進行配制:1)管腳:CT16B0/1管腳必須通過IOCONFIG寄存器塊進行配制(見“I/O配制寄存器IOCON_PIOn”小節)。2)功率與外設時鐘:在SYSAHBCLKCTRL寄存...
上傳時間: 2013-11-16
上傳用戶:liuwei6419
資源簡介:16位計數器的設計,這里是實現上述功能的vhdL源程序,供大家學習和討論。\r\n
上傳時間: 2013-09-05
上傳用戶:weiwolkt
資源簡介:16位計數器的設計,這里是實現上述功能的vhdL源程序,供大家學習和討論。
上傳時間: 2013-12-20
上傳用戶:z754970244
資源簡介:這是我最近買的一套CPLD開發板vhdL源程序并附上開發板的原理圖,希望對你是一個很好的幫助!其中內容為:8位優先編碼器,乘法器,多路選擇器,二進制轉BCD碼,加法器,減法器,簡單狀態機,四位比較器,7段數碼管,i2c總線,lcd液晶顯示,撥碼開關,串口,蜂鳴器,矩陣鍵盤,跑...
上傳時間: 2015-07-23
上傳用戶:李夢晗
資源簡介:利用vhdL編寫的一個簡單的16位計數器
上傳時間: 2017-06-27
上傳用戶:zuozuo1215
資源簡介:6進制計數器vhdL程序 --文件名:counter6.vhd。 --功能:6進制計數器,有進位C
上傳時間: 2013-04-24
上傳用戶:蠢蠢66
資源簡介:vhdL開發的計數器。源程序不復雜,應該都能看懂。最重要的注意:是時序問題
上傳時間: 2014-01-16
上傳用戶:xuan‘nian
資源簡介:自己作課題用到的16位計數器,已經過仿真試驗,具有較好的計數準確性。
上傳時間: 2015-08-16
上傳用戶:heart520beat
資源簡介:vhdL編寫的四位加法計數器,可以通過QuartusII環境驗證
上傳時間: 2013-12-03
上傳用戶:ayfeixiao
資源簡介:8位CPU的vhdL設計,16條指令系統,以及部分測試代碼,開發工具是quartusii_60_pc
上傳時間: 2014-08-11
上傳用戶:yulg
資源簡介:用vhdL語用實現簡單的16位cpu功能
上傳時間: 2014-11-07
上傳用戶:lz4v4
資源簡介:vhdL語言源程序,計數器,4位到16位
上傳時間: 2016-04-20
上傳用戶:wjs
資源簡介:10進制計數器vhdL程序 --文件名:counter10.vhd。 --功能:10進制計數器,有進位C
上傳時間: 2013-07-18
上傳用戶:2525775
資源簡介:在PIC單片機上實現將16位二進制轉化為5位BCD碼的匯編程序
上傳時間: 2013-12-12
上傳用戶:sxdtlqqjl
資源簡介:vhdL語言實現的16位快速乘法器
上傳時間: 2013-11-30
上傳用戶:yd19890720
資源簡介:16位并行相關器的vhdL程序
上傳時間: 2015-03-02
上傳用戶:er1219
資源簡介:四位除法器的vhdL源程序
上傳時間: 2015-03-02
上傳用戶:yuanyuan123
資源簡介:四位乘法器的vhdL源程序
上傳時間: 2013-12-04
上傳用戶:kristycreasy
資源簡介:編了個8*8位的fifo數據緩沖器的vhdL源程序,是經過quartusII4.2編譯成功的程序。。希望能跟各位交流
上傳時間: 2015-04-29
上傳用戶:chens000
資源簡介:8*8位的先入先出(fifo)數據緩沖器的vhdL源程序
上傳時間: 2015-05-26
上傳用戶:sy_jiadeyi
資源簡介:16位1024點FFT的vhdL語言實現
上傳時間: 2013-11-29
上傳用戶:鳳臨西北
資源簡介:比較方便的實現了16位碼到BCD碼的轉換,拿來和大家分享。
上傳時間: 2015-06-17
上傳用戶:yyq123456789