Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. - 免費下載

VHDL/FPGA/Verilog資源 文件大小:14 K

?? 資源詳細信息

文件格式
GZ
所屬分類
上傳用戶
上傳時間
文件大小
14 K
所需積分
2 積分
推薦指數(shù)
????? (5/5)

?? 溫馨提示:本資源由用戶 xueyulanlian 上傳分享,僅供學習交流使用。如有侵權,請聯(lián)系我們刪除。

資源簡介

Hard-decision decoding scheme Codeword length (n) : 31 symbols. Message length (k) : 19 symbols. Error correction capability (t) : 6 symbols One symbol represents 5 bit. Uses GF(2^5) with primitive polynomial p(x) = X^5 X^2 + 1 Generator polynomial, g(x) = a^15 a^21*X + a^6*X^2 + a^15*X^3 + a^25*X^4 + a^17*X^5 + a^18*X^6 + a^30*X^7 + a^20*X^8 + a^23*X^9 + a^27*X^10 + a^24*X^11 + X^12. Note: a = alpha, primitive element in GF(2^5) and a^i is root of g(x) for i = 19, 20, ..., 30. Uses Verilog description with synthesizable RTL modelling. Consists of 5 main blocks: SC (Syndrome Computation), KES (Key Equation Solver), CSEE (Chien Search and Error Evaluator), Controller and FIFO Register.

源碼文件列表

?? 共 12 個源碼文件 點擊文件名可在線查看源代碼

1 ??
readme.txt
大小: 2.4 KB
查看源碼
2 ??
controller.v
大小: 16.82 KB
查看源碼
3 ??
kesblock.v
大小: 13.83 KB
查看源碼
4 ??
scblock.v
大小: 13.21 KB
查看源碼
6 ??
testbench.v
大小: 9.3 KB
查看源碼
7 ??
cseeblock.v
大小: 12.25 KB
查看源碼
9 ??
rsdecoder.v
大小: 4.78 KB
查看源碼
10 ??
entries
大小: 440 B
查看源碼
11 ??
repository
大小: 19 B
查看源碼
12 ??
root
大小: 13 B
查看源碼
??
溫馨提示:點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼,支持語法高亮顯示。

立即下載此資源

提示:下載后請用壓縮軟件解壓,推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內(nèi)重復下載不扣分
  • 支持斷點續(xù)傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關標簽

點擊標簽查看更多相關資源:

相關資源推薦