Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數(shù)據(jù)流模型 - 免費下載
VHDL/FPGA/Verilog資源
文件大小：4724 K
?? 資源詳細信息
?? 溫馨提示：本資源由用戶 sinoarts 上傳分享，僅供學習交流使用。如有侵權，請聯(lián)系我們刪除。
資源簡介
Verilog HDL硬件描述語言
01簡介.PDF
02HDL指南.PDF
03語言要素.PDF
04表達式.PDF
05門電平模型化.PDF
06用戶定義原語.PDF
07數(shù)據(jù)流模型化.PDF
08行為建模.PDF
09結構建模.PDF
10其它論題.PDF
11驗證.PDF
12建模實例.PDF
13語法參考.PDF
立即下載此資源
提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip
資源說明
下載說明
- 下載需消耗 2積分
- 24小時內(nèi)重復下載不扣分
- 支持斷點續(xù)傳
- 資源永久有效
使用說明
- 下載后用解壓軟件解壓
- 推薦 WinRAR 或 7-Zip
- 如有密碼請查看說明
- 解壓后即可使用
積分獲取
- 上傳資源獲得積分
- 每日簽到免費領取
- 邀請好友注冊獎勵
- 查看詳情 →