網(wǎng)上流傳的usb_blaster原理圖里的CPLD源碼,主要是實(shí)現(xiàn)usb時(shí)序轉(zhuǎn)換成JATG時(shí)序輸出! - 免費(fèi)下載
VHDL/FPGA/Verilog資源
文件大小:52 K
?? 溫馨提示:本資源由用戶 dragoncircle 上傳分享,僅供學(xué)習(xí)交流使用。如有侵權(quán),請(qǐng)聯(lián)系我們刪除。
?? 共 22 個(gè)源碼文件 點(diǎn)擊文件名可在線查看源代碼