利用分頻可以產(chǎn)生一系列脈沖，根據(jù)輸入脈沖的不同決定你得到的一系列脈沖頻率
資源簡(jiǎn)介：利用分頻可以產(chǎn)生一系列脈沖，根據(jù)輸入脈沖的不同決定你得到的一系列脈沖頻率
上傳時(shí)間： 2013-12-29
上傳用戶：源碼3
資源簡(jiǎn)介：pulse_sequence.vhd 并行脈沖控制器 light.vhd.vhd 交通脈沖控制器 division1.vhd 電壓脈沖控制器中的分頻 ad.vhd 電壓脈沖控制器中的A/D控制 code.vhd 電壓脈沖控制器中的脈沖運(yùn)算模塊 voltage2.bdf 電壓脈沖控制系統(tǒng)
上傳時(shí)間： 2014-08-12
上傳用戶：gaome
資源簡(jiǎn)介：任意小數(shù)分頻器產(chǎn)生原理，及詳細(xì)說(shuō)明文檔，任意數(shù)分頻(包括奇偶數(shù)和小數(shù))的設(shè)計(jì)方法(含VHDL例子)
上傳時(shí)間： 2013-12-11
上傳用戶：daoxiang126
資源簡(jiǎn)介：VHDL分頻器，利用分頻比較錯(cuò)法，要實(shí)現(xiàn)K=324/28=8.3571428571...的分頻周期為28，18個(gè)8分頻和10個(gè)9分頻循環(huán)，所以設(shè)一個(gè)０到２7的循環(huán)計(jì)數(shù)器，每當(dāng)1、4、7、10、13、16、19、22、27時(shí)進(jìn)行9分頻，其他時(shí)為8分頻；為使占空比盡量接近50％，需要在每一個(gè)8或9分頻...
上傳時(shí)間： 2013-11-29
上傳用戶：1079836864
資源簡(jiǎn)介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計(jì)方法。其中之一可以實(shí)現(xiàn)50％的奇數(shù)分頻。利用VHDL語(yǔ)言編程，并用QUARTERS||4.0進(jìn)行仿真，用 FPGA 芯片實(shí)現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA
上傳時(shí)間： 2015-11-27
上傳用戶：tyler
資源簡(jiǎn)介：可以產(chǎn)生任意分頻,任意占空比的程序，適合初學(xué)者
上傳時(shí)間： 2014-12-20
上傳用戶：plsee
資源簡(jiǎn)介：利用VHDL語(yǔ)言編寫(xiě)的一個(gè)16分頻器，另外可以在程序中修改為任意2N的分頻器
上傳時(shí)間： 2014-01-18
上傳用戶：erkuizhang
資源簡(jiǎn)介：利用430做的一個(gè)產(chǎn)生時(shí)鐘脈沖的程序，可以調(diào)的！
上傳時(shí)間： 2014-01-11
上傳用戶：sxdtlqqjl
資源簡(jiǎn)介：分頻計(jì)時(shí)4.615ms產(chǎn)生中斷信息用于GSM中的信息驗(yàn)證，大家可以拿來(lái)參考一下
上傳時(shí)間： 2014-01-15
上傳用戶：bakdesec
資源簡(jiǎn)介：本例展示了如何利用外設(shè)TIM2來(lái)產(chǎn)生四路頻率不同的信號(hào)。 TIM2時(shí)鐘設(shè)置為36MHz，預(yù)分頻設(shè)置為2，使用輸出比較-翻轉(zhuǎn)模式（Output Compare Toggle Mode）。 TIM2計(jì)數(shù)器時(shí)鐘可表達(dá)為：TIM2 counter clock = TIMxCLK / (Prescaler +1) = 12 MHz 設(shè)置TIM2_...
上傳時(shí)間： 2014-01-22
上傳用戶：plsee
資源簡(jiǎn)介：數(shù)字頻率計(jì)的設(shè)計(jì)可以分為測(cè)量計(jì)數(shù)和顯示。其測(cè)量的基本原理是計(jì)算一定時(shí)間內(nèi)待測(cè)信號(hào)的脈沖個(gè)數(shù)，這就要求由分頻器產(chǎn)生標(biāo)準(zhǔn)閘門(mén)時(shí)間信號(hào)，計(jì)數(shù)器記錄脈沖個(gè)數(shù)，由控制器對(duì)閘門(mén)信號(hào)進(jìn)行選擇，并對(duì)計(jì)數(shù)器使能斷進(jìn)行同步控制。控制器根據(jù)閘門(mén)信號(hào)確定最佳量程。
上傳時(shí)間： 2014-01-19
上傳用戶：1051290259
資源簡(jiǎn)介：利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法
上傳時(shí)間： 2013-10-18
上傳用戶：feitian920
資源簡(jiǎn)介：利用Verilog_HDL實(shí)現(xiàn)基于FPGA的分頻方法
上傳時(shí)間： 2013-11-20
上傳用戶：atdawn
資源簡(jiǎn)介：計(jì)時(shí)程序,對(duì)8253進(jìn)行分頻,使用二個(gè)計(jì)數(shù)器,使第二個(gè)計(jì)數(shù)器的OUT作為中斷源,送到8259產(chǎn)生中斷,在LED上顯示時(shí)間
上傳時(shí)間： 2015-04-15
上傳用戶：pompey
資源簡(jiǎn)介：第7章數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例 7.1 半整數(shù)分頻器的設(shè)計(jì) 7.2 音樂(lè)發(fā)生器 7.3 2FSK/2PSK信號(hào)產(chǎn)生器 7.4 實(shí)用多功能電子表 7.5 交通燈控制器 7.6 數(shù)字頻率計(jì)
上傳時(shí)間： 2015-06-23
上傳用戶：tianyi223
資源簡(jiǎn)介：Verilog HDL語(yǔ)言編寫(xiě)的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。
上傳時(shí)間： 2015-07-18
上傳用戶：yulg
資源簡(jiǎn)介：這是用VHDL 語(yǔ)言編寫(xiě)的參數(shù)可以直接設(shè)置的2n倍時(shí)鐘分頻器，在運(yùn)用時(shí)，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當(dāng)前工程便可以直接調(diào)用clk_div2n.bsf。
上傳時(shí)間： 2015-08-23
上傳用戶：xinyuzhiqiwuwu
資源簡(jiǎn)介：由VHDL 語(yǔ)言實(shí)現(xiàn)的數(shù)控分頻 利用的是QUARTUES環(huán)境已經(jīng)得到驗(yàn)證
上傳時(shí)間： 2014-01-12
上傳用戶：teddysha
資源簡(jiǎn)介：實(shí)現(xiàn)同一個(gè)時(shí)鐘輸入,可以實(shí)現(xiàn)多分頻,在一個(gè)時(shí)鐘的驅(qū)動(dòng)下
上傳時(shí)間： 2014-01-17
上傳用戶：evil
資源簡(jiǎn)介：利用快速傅立葉變換,在頻域中實(shí)現(xiàn)脈沖壓縮的matlab仿真程序
上傳時(shí)間： 2014-01-24
上傳用戶：330402686
資源簡(jiǎn)介：一個(gè)計(jì)算任意個(gè)數(shù)是否可以通過(guò)一系列運(yùn)算得到想要的結(jié)果的程序,程序中主要利用遞歸方式實(shí)現(xiàn)
上傳時(shí)間： 2013-12-28
上傳用戶：weixiao99
資源簡(jiǎn)介：DPLL由 鑒相器 模K加減計(jì)數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成. 整個(gè)系統(tǒng)的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計(jì)數(shù)器的K值決定DPLL的精度和同步建立時(shí)間,K越大,則同步建立時(shí)間長(zhǎng),同步精度高.反之則短,低.
上傳時(shí)間： 2013-12-26
上傳用戶：希醬大魔王
資源簡(jiǎn)介：一個(gè)簡(jiǎn)單的分頻器代碼,可以套用來(lái)作其他頻率的分頻
上傳時(shí)間： 2014-06-18
上傳用戶：330402686
資源簡(jiǎn)介：用CD4013雙D觸發(fā)器做的脈沖4分頻器，以及單鍵觸模式燈開(kāi)關(guān)介紹，只用一個(gè)觸摸電極片，就能完成開(kāi)燈和關(guān)燈，以及多個(gè)觸摸式開(kāi)關(guān)電路舉例
上傳時(shí)間： 2016-03-01
上傳用戶：開(kāi)懷常笑
資源簡(jiǎn)介：利用matlab編寫(xiě)的小波分解分頻和除躁程序，分為高低頻率，并除去噪聲，達(dá)到較好的效果。
上傳時(shí)間： 2013-12-29
上傳用戶：yyyyyyyyyy
資源簡(jiǎn)介：微機(jī)原理課程設(shè)計(jì)報(bào)告 課題六：數(shù)字鬧鐘 1. 通過(guò)8253定時(shí)器產(chǎn)生秒脈沖定時(shí)中斷。在中斷服務(wù)程序中實(shí)現(xiàn)秒、分、小時(shí)的進(jìn)位（24小時(shí)制）。 2. 將當(dāng)前時(shí)分秒在七段LED顯示器上顯示（如：091132）。 3. 可設(shè)置鬧鐘的時(shí)間當(dāng)前值（對(duì)準(zhǔn)時(shí)間）,設(shè)置鬧鈴時(shí)間,鬧鈴...
上傳時(shí)間： 2016-04-17
上傳用戶：chens000
資源簡(jiǎn)介：利用s3c2410的PWM來(lái)讓IO口產(chǎn)生時(shí)序脈沖的程序，可用于電機(jī)驅(qū)動(dòng)，或者其他時(shí)序驅(qū)動(dòng)作為參考 此例為四路CCD時(shí)序，
上傳時(shí)間： 2014-01-15
上傳用戶：liansi
資源簡(jiǎn)介：MB1504鎖相環(huán)芯片的51單片機(jī)驅(qū)動(dòng)程序,可以根據(jù)需要修改合適的分頻值來(lái)完成頻率合成配置.
上傳時(shí)間： 2013-12-14
上傳用戶：skfreeman
資源簡(jiǎn)介：數(shù)控分頻的一個(gè)工程---包括vhdl源程序和編譯后產(chǎn)生的相關(guān)文件
上傳時(shí)間： 2016-10-04
上傳用戶：lepoke
資源簡(jiǎn)介：數(shù)是對(duì)LPC764的I2C的I／O口實(shí) 現(xiàn),即其P1.3 (SDA) , P1.2(SCL),51系列機(jī)型可以通用. 注意: 函數(shù)是采用軟件延時(shí)的方法產(chǎn)生SCL脈沖,固對(duì)高晶振頻率要作 一定的修改....(本例是1us機(jī)器周期,即晶振頻率要小于12MHZ). (函數(shù)的使用可參考給出的事例程序.)
上傳時(shí)間： 2016-10-06
上傳用戶：hakim
