8階對稱系數并行FIR濾波器(verilog)用作數字濾波,系數可調。根據實際截止頻率決定。
資源簡介:8階對稱系數并行FIR濾波器(verilog)用作數字濾波,系數可調。根據實際截止頻率決定。
上傳時間: 2013-12-12
上傳用戶:cylnpy
資源簡介:8階對稱系數FIR濾波器分布式算法的實現代碼
上傳時間: 2013-12-22
上傳用戶:我干你啊
資源簡介:常系數的FIR濾波器VHDL設計文件,在MUX+plusII調試通過
上傳時間: 2013-12-26
上傳用戶:xfbs821
資源簡介:FIR濾波器-verilog,基于verilog的FIR濾波器源碼
上傳時間: 2016-12-14
上傳用戶:李彥東
資源簡介:有源濾波器精確設計手冊第130頁8階橢圓函數帶通濾波器例子的計算
上傳時間: 2022-06-01
上傳用戶:
資源簡介:MAX29X是美國MAXIM公司生瓣的8階開關電容低通濾波器,由于價格便宜、使用方便、設計簡單,在通訊、信號自理等領域得到了廣泛的應用。本文就其工作原理、電氣參數、設計注意事項等問題作了討論,具有一定的實用參考價值。關鍵詞:開關電容、濾波器、設計 1 引言...
上傳時間: 2013-10-18
上傳用戶:macarco
資源簡介:該程序實現FIR濾波器,是數字信號處理的重要內容。
上傳時間: 2015-06-20
上傳用戶:小眼睛LSL
資源簡介:系數對稱的FIR濾波器設計 * *N=8,h(n)=h(N-1-n) * *y(n)=h0*[x(n)+x(n-7)]+h1*[x(n-1)+x(n-6)] * * +h2*[x(n-2)+x(n-5)]+h3*[x(n-3)+x(n-4)]
上傳時間: 2013-12-09
上傳用戶:yepeng139
資源簡介:用verilog實現FIR濾波器,實現了一個8階的FIR濾波器
上傳時間: 2014-12-22
上傳用戶:qb1993225
資源簡介:本文主要分析了FIR數字濾波器的基本結構和硬件構成特點,簡要介紹了FIR濾波器實現的方式優缺點 結合Altera公司的Stratix系列產品的特點,以一個基于MAC的8階FIR數字濾波器的設計為例,給出了使用verilog硬件描述語言進行數字邏輯設計的過程和方法,并且在Quartus...
上傳時間: 2017-01-24
上傳用戶:Miyuki
資源簡介:設計一個線性相位FIR濾波器(31階) 輸入8位,輸出8位,H(n)={1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69,111,128,111,……2,1} H(n)具有對稱性。 輸入信號范圍 [±99,0,0,0, ±70,0,0,0, ±99,0,0,0, ±70,…]
上傳時間: 2015-06-05
上傳用戶:sqq
資源簡介:16階FIR濾波器--本設計用verilog HDL語言串行DA算法實現16階有限頻率響應濾波器!
上傳時間: 2016-11-26
上傳用戶:moshushi0009
資源簡介:verilog寫的39階通帶為20KHz的半帶FIR濾波器,經測試正確。
上傳時間: 2013-12-27
上傳用戶:牛布牛
資源簡介:CCS環境下系數對稱FIR濾波器的實現方法。
上傳時間: 2017-07-15
上傳用戶:woshini123456
資源簡介:用VDHL寫的25階對稱FIR濾波器.適合新手學習參考
上傳時間: 2022-04-24
上傳用戶:
資源簡介: 隨著雷達、圖像、通信等領域對信號高速處理的要求,研究人員正尋求高速的數字信號處理算法,以滿足這種高速地處理數據的需要。常用的高速實時數字信號處理的器件有ASIC、可編程的數字信號處理芯片、FPGA,等等。 本文研究了時域FPGA上實現高速高階FIR...
上傳時間: 2013-07-18
上傳用戶:yt1993410
資源簡介:基于verilog的FIR濾波器設計,用的并行結構。在前面基礎上加入四級流水(加法器,并行乘法器,乘法結果相加兩級),通過驗證。
上傳時間: 2013-11-26
上傳用戶:liuchee
資源簡介:軟件無線電作為一種新的無線通信概念和體制,近年來隨著3G標準的提出,日益受到國內外相關通信廠商的重視。尤其是基于軟件無線電和智能天線技術的TD-SCDMA作為通信史上第一個“中國標準”,有望扭轉多年來我國移動通信制造業的被動局面,是實現信息產業騰飛的...
上傳時間: 2013-04-24
上傳用戶:gengxiaochao
資源簡介:FIR濾波器系數計算 C源碼,有多種加窗處理
上傳時間: 2014-01-03
上傳用戶:eclipse
資源簡介:FIR濾波器的verilog實現,實現6級流水線的程序設計。
上傳時間: 2015-06-02
上傳用戶:sjyy1001
資源簡介:通訊用標準filter設計資料;包括8階矩形濾波器;零點放置法
上傳時間: 2013-12-16
上傳用戶:cursor
資源簡介:用verilog編寫的FIR濾波器程序,開發環境可以用ise quartus或active hdl等
上傳時間: 2015-08-21
上傳用戶:英雄
資源簡介:用verilog寫的FIR濾波器,不錯可以
上傳時間: 2015-08-21
上傳用戶:清風冷雨
資源簡介:verilog 編寫的FIR濾波器,可以實現FIR濾波器的功能
上傳時間: 2014-09-08
上傳用戶:gundamwzc
資源簡介:提出了一種基于FPGA的高階高速F IR濾波器的設計與實現方法。通過一個169階的均方根 升余弦滾降濾波器的設計,介紹了如何應用流水線技術來設計高階高速F IR濾波器,并且對所設計的 FIR濾波器性能、資源占用進行了分析。
上傳時間: 2015-11-19
上傳用戶:jkhjkh1982
資源簡介:1、本試驗中未知系統采用25階的FIR濾波器模擬。其通帶邊緣頻率10kHz,阻帶邊緣頻率22kHz,阻帶衰減75dB,采樣頻率50 kHz。 2、自適應濾波器采用基本LMS算法,濾波器階數為32,更新步長u為1/(4+xn*xn)。LMS自適應算法參見《現代信號處理》第192頁。 已經在DS...
上傳時間: 2015-11-24
上傳用戶:aa17807091
資源簡介:FIR filter的設計,FIR濾波器系數
上傳時間: 2014-01-24
上傳用戶:wang5829
資源簡介:子帶自適應濾波算法是處理長階聲學回聲抵消問題的重要方法之一。結合房間聲學的特點, 對各子帶采用不同長度的FIR 濾波器進行濾波, 將有限的資源進行更合理的分配, 節省了資源和計算量, 并在一定程度上提高 了收斂速度。
上傳時間: 2015-12-25
上傳用戶:gxrui1991
資源簡介:在matlab下用DSPbuilder實現的16階FIR濾波器
上傳時間: 2014-01-18
上傳用戶:hgy9473
資源簡介:實現一個FIR濾波器,基于直接型型算法 輸入數據寬度:8位 輸出數據寬度:16位 階數:16階 濾波器經轉換后(右移16位)的特征參數為: h[0]=h[15]=0000 h[1]=h[14]=0065 h[2]=h[13]=018F h[3]=h[12]=035A h[4]=h[11]=0579 h[5]=h[10]=078E h[6]...
上傳時間: 2016-04-06
上傳用戶:海陸空653