亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是：蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 占用資源少的verilog HDL uart接口；采用固定波特率115200

占用資源少的verilog HDL uart接口；采用固定波特率115200

  • 資源大?。?/b>3 K
  • 上傳時間： 2013-12-28
  • 上傳用戶：ebay321
  • 資源積分：2 下載積分
  • 標      簽： verilog 115200 uart HDL

資 源 簡 介

占用資源少的verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分頻來修改波特率，模式為1個啟始位，8位數據位，1個停止位；帶1字節緩存；當緩存空時輸出空信號

相 關 資 源

您 可 能 感 興 趣 的

主站蜘蛛池模板： 丘北县| 馆陶县| 威宁| 蓝山县| 乌拉特后旗| 阿鲁科尔沁旗| 秭归县| 雷州市| 余江县| 剑川县| 句容市| 盐亭县| 临安市| 阿合奇县| 棋牌| 大悟县| 合作市| 家居| 台东县| 阳西县| 雷山县| 兴国县| 灌云县| 莫力| 安平县| 鹤岗市| 阿拉善盟| 凤翔县| 玉树县| 年辖：市辖区| 德保县| 许昌县| 包头市| 汝南县| 明光市| 西盟| 乌鲁木齐市| 泽州县| 乐清市| 蒲江县| 集安市|