verilog 實現的hamming碼生成,用于fpga
資源簡介:verilog 實現的hamming碼生成,用于fpga
上傳時間: 2016-01-21
上傳用戶:xhz1993
資源簡介:一個vhdl實現的hamming碼編碼器
上傳時間: 2014-12-04
上傳用戶:bjgaofei
資源簡介:實現.NET3層架構系統的源碼生成。 可以直接生成解決方案:包括存儲過程,數據訪問層,業務邏輯層。
上傳時間: 2016-02-26
上傳用戶:181992417
資源簡介:verilog語言實現的hamming(3,7)編碼器,可用于FPGA實現
上傳時間: 2016-05-09
上傳用戶:lmeeworm
資源簡介:利用verilog實現的一個(2,1,2)卷積碼的編碼器,很有用的喲!
上傳時間: 2016-07-08
上傳用戶:hustfanenze
資源簡介:verilog實現卷積碼的譯碼,viterbi算法
上傳時間: 2017-08-23
上傳用戶:569342831
資源簡介:用c語言實現的Turbo碼仿真系統。做成exe文件形式,可以直接運行。并生成仿真結果文檔,保存在所在文件家。仿真結果主要體現為信噪比。
上傳時間: 2015-04-25
上傳用戶:來茴
資源簡介:用verilog實現的以太網接口!!!!!!!!!!!!!!!!!!
上傳時間: 2013-07-13
上傳用戶:LSPSL
資源簡介:用verilog實現的串口收發數據程序,已經調試通過
上傳時間: 2013-08-21
上傳用戶:lixinxiang
資源簡介:verilog實現的DDS正弦信號發生器和測頻測相模塊,DDS模塊可產生兩路頻率和相位差均可預置調整的值正弦波,頻率范圍為20Hz-5MHz,相位范圍為0°-359°,測量的數據通過引腳傳輸給單片機,單片機進行計算和顯示。
上傳時間: 2013-08-28
上傳用戶:asdfasdfd
資源簡介:簡單的棧實現的源碼 第一個VC++程序
上傳時間: 2013-12-20
上傳用戶:kelimu
資源簡介:這是一個簡單的代理服務器的實現的源碼,編寫精巧,便于學習.
上傳時間: 2015-01-26
上傳用戶:釣鰲牧馬
資源簡介:c接口與實現的源碼
上傳時間: 2014-01-06
上傳用戶:it男一枚
資源簡介:lpc2104模擬總線軟件包,針對周立功2104開發板的模擬總線實現的源碼
上傳時間: 2014-01-18
上傳用戶:Yukiseop
資源簡介:COM實現的源碼 COM初學者用 大家多發些COM的文件 共同進步啊
上傳時間: 2014-01-07
上傳用戶:qwe1234
資源簡介:Nexperia系統聲音實現的源碼,解壓密碼沒有
上傳時間: 2013-12-25
上傳用戶:qb1993225
資源簡介:verilog 實現的jtag ip模塊 包括了測試程序
上傳時間: 2014-12-08
上傳用戶:葉山豪
資源簡介:matlab對神經網絡的實現的源碼,是學習神經網絡的好參考材料
上傳時間: 2015-04-24
上傳用戶:啊颯颯大師的
資源簡介:用verilog實現的四乘四鍵盤程序,在Quartus II上編譯通過并成功
上傳時間: 2015-05-13
上傳用戶:ruan2570406
資源簡介:VB實現的注冊碼發生器 ,為制作共享軟件提供幫助
上傳時間: 2015-06-01
上傳用戶:xaijhqx
資源簡介:此代碼是用verilog實現的以太網接口,在此基礎上做修改,可以作為一般的以太網接口程序開發.
上傳時間: 2014-01-20
上傳用戶:zhichenglu
資源簡介:用匯編語言實現的PN碼,長度為9。。只需要8個cycle就可以出32bit。。效率很高。。和大家一起共享:)
上傳時間: 2014-01-04
上傳用戶:wangdean1101
資源簡介:南瑞的IEC104規約實現的源碼,對于從事電力行業通信開發的人員來說還是非常具有參考價值的
上傳時間: 2015-08-07
上傳用戶:weiwolkt
資源簡介:用C51程序實現的hamming編碼器和解碼器,很方便使用。
上傳時間: 2014-11-24
上傳用戶:磊子226
資源簡介:這是我下的一個用verilog實現的除法代碼
上傳時間: 2015-10-01
上傳用戶:zhuoying119
資源簡介:基于FPGA的2048點FFT的verilog實現的源代碼。
上傳時間: 2014-12-02
上傳用戶:GavinNeko
資源簡介:JPEG2000實現的源碼,Taubman的源程序 vs2003上建立工程文件,將這些源文件加入即可
上傳時間: 2015-10-05
上傳用戶:氣溫達上千萬的
資源簡介:3G通訊中的walsh碼生成和作用演示。 A demonstration of walsh code in 3G
上傳時間: 2014-02-07
上傳用戶:ryb
資源簡介:這是一個用verilog實現的除法器代碼。
上傳時間: 2013-12-28
上傳用戶:wmwai1314
資源簡介:用VHDL和verilog實現的四人搶答器
上傳時間: 2015-11-15
上傳用戶:redmoons