相 關 資 源

• 基于VHDL的分頻器設計免費下載

  資源簡介：基于VHDL的分頻器設計，這是源碼希望對大家有用。

  標簽： VHDL 分頻器

  上傳時間： 2014-01-25

  上傳用戶：watch100

• 基于VHDL的分頻器設計免費下載

  資源簡介：基于VHDL的分頻器設計，分頻器在數(shù)字系統(tǒng)設計中應用頻繁

  標簽： VHDL 分頻器

  上傳時間： 2017-03-31

  上傳用戶：腳趾頭

• 基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)免費下載

  資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)

  標簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong

• 基于FPGA的分頻器的設計與實現(xiàn)免費下載

  資源簡介：該文檔為基于FPGA的分頻器的設計與實現(xiàn)簡介文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： fpga

  上傳時間： 2021-11-15

  上傳用戶：

• 基于FPGA的分頻器免費下載

  資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.

  標簽： FPGA 分頻器

  上傳時間： 2013-08-15

  上傳用戶：llwap

• 好的分頻器設計程序免費下載

  資源簡介：好的分頻器設計程序，有三個，二分頻，八分頻隨便改，比較實用

  標簽： 分頻器 設計程序

  上傳時間： 2016-07-15

  上傳用戶：songyue1991

• 基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.免費下載

  資源簡介：基于FPGA的分頻器,可以根據(jù)更改參數(shù),實現(xiàn)不同倍數(shù)的分頻.

  標簽： FPGA 分頻器 分頻 參數(shù)

  上傳時間： 2014-11-18

  上傳用戶：songnanhua

• 一種基于FPGA的分頻器的實現(xiàn)免費下載

  資源簡介：該文檔為一種基于FPGA的分頻器的實現(xiàn)講解文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………

  標簽： fpga

  上傳時間： 2021-12-01

  上傳用戶：

• 基于VHDL的數(shù)控分頻器設計的源代碼及仿真免費下載

  資源簡介：基于VHDL的數(shù)控分頻器設計的源代碼及仿真

  標簽： VHDL 數(shù)控 分頻器 仿真

  上傳時間： 2016-02-11

  上傳用戶：410805624

• 數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設計,整個過程簡單、快捷,極易修改,可移植性免費下載

  資源簡介：數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設計,其設計過程和電路都比較復雜,且設計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數(shù)的加法計數(shù)器和減法計數(shù)器實現(xiàn)...

  標簽： VHDL 數(shù)控 分頻器 修改

  上傳時間： 2014-11-29

  上傳用戶：1051290259

• 《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫免費下載

  資源簡介：《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫

  標簽： VHDL EDA 分頻器 實驗

  上傳時間： 2013-11-29

  上傳用戶：star_in_rain

• 用VHDL實現(xiàn)的分頻器免費下載

  資源簡介：用VHDL實現(xiàn)的分頻器，可產生任意對主時鐘的分頻，從而是實現(xiàn)不同頻率pwm的控制

  標簽： VHDL 分頻器

  上傳時間： 2016-06-01

  上傳用戶：6546544

• 該源碼為VHDL語言編寫的分頻器免費下載

  資源簡介：該源碼為VHDL語言編寫的分頻器，在W-4b教學平臺上通過驗證

  標簽： VHDL 源碼 分頻器 語言

  上傳時間： 2016-09-17

  上傳用戶：erkuizhang

• 利用計數(shù)器和分頻器設計一個實時的時鐘。一共需要1個模24計數(shù)器、2個模6計數(shù)器、2個模10計數(shù)器、一個生成1Hz的分頻器和6個數(shù)碼管解碼器。最終用HEX5~HEX4顯示小時（0~23）免費下載

  資源簡介：利用計數(shù)器和分頻器設計一個實時的時鐘。一共需要1個模24計數(shù)器、2個模6計數(shù)器、2個模10計數(shù)器、一個生成1Hz的分頻器和6個數(shù)碼管解碼器。最終用HEX5~HEX4顯示小時（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。

  標簽： HEX 計數(shù)器 模 1Hz

  上傳時間： 2014-12-20

  上傳用戶：dbs012280

• 此為EDA設計的分頻器模塊。可以實現(xiàn)三種不同的頻率信號免費下載

  資源簡介：此為EDA設計的分頻器模塊。可以實現(xiàn)三種不同的頻率信號，可以通過使用者自由設置頻率大小

  標簽： EDA 分頻器 模塊 頻率信號

  上傳時間： 2013-12-22

  上傳用戶：671145514

• VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。免費下載

  資源簡介：VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。

  標簽： VHDL 語言 分頻 模塊

  上傳時間： 2017-07-21

  上傳用戶：cylnpy

• 基于VHDL的導游點名器的設計免費下載

  資源簡介：基于VHDL的導游點名器的設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

  標簽： VHDL 導游點名器

  上傳時間： 2021-12-20

  上傳用戶：

• 基于VHDL的智力搶答器的設計免費下載

  資源簡介：基于VHDL的智力搶答器的設計這是一份非常不錯的資料，歡迎下載，希望對您有幫助！

  標簽： VHDL 智力搶答器

  上傳時間： 2021-12-20

  上傳用戶：

• 數(shù)控分頻器設計:對于一個加法計數(shù)器免費下載

  資源簡介：數(shù)控分頻器設計:對于一個加法計數(shù)器，裝載不同的計數(shù)初始值時，會有不同頻率的溢出輸出信號。計數(shù)器溢出時，輸出‘1’電平，同時溢出時的‘1’電平反饋給計數(shù)器的輸入端作為裝載信號；否則輸出‘0’電平。

  標簽： 數(shù)控 分頻器 加法 計數(shù)器

  上傳時間： 2015-07-16

  上傳用戶：wxhwjf

• 本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計免費下載

  資源簡介：本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數(shù)分頻、非 50％占空比和 50％占空比的奇數(shù)分頻、半整數(shù) （N+0.5）分頻、小數(shù)分頻、分數(shù)分頻以及積分分頻。所有實現(xiàn)均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可...

  標簽： FPGA CPLD VHDL 分頻器

  上傳時間： 2013-12-15

  上傳用戶：從此走出陰霾

• 用verilog實現(xiàn)fpga的通用分頻器的實現(xiàn)免費下載

  資源簡介：用verilog實現(xiàn)了奇數(shù)和偶數(shù)不同的分頻器設計

  標簽： verilog fpga 分頻器

  上傳時間： 2016-07-11

  上傳用戶：jhjjh

• 卷積編碼及基于DSP的Viterbi譯碼器設計免費下載

  資源簡介：·卷積編碼及基于DSP的Viterbi譯碼器設計

  標簽： Viterbi DSP 卷積 編碼

  上傳時間： 2013-04-24

  上傳用戶：Jason1990

• 一個好用的整數(shù)分頻電路 能夠實現(xiàn)對任意整數(shù)的分頻電路設計免費下載

  資源簡介：一個好用的整數(shù)分頻電路 保證你喜歡 能夠實現(xiàn)對任意整數(shù)的分頻電路設計

  標簽： 整數(shù) 分頻電路 分頻 電路設計

  上傳時間： 2013-09-01

  上傳用戶：909000580

• 利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法免費下載

  資源簡介：利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法

  標簽： Verilog_HDL FPGA 分頻

  上傳時間： 2013-10-18

  上傳用戶：feitian920

• 利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法免費下載

  資源簡介：利用Verilog_HDL實現(xiàn)基于FPGA的分頻方法

  標簽： Verilog_HDL FPGA 分頻

  上傳時間： 2013-11-20

  上傳用戶：atdawn

• 一個3分頻器。可進一步改裝成實際需要的分頻器使用免費下載

  資源簡介：一個3分頻器。可進一步改裝成實際需要的分頻器使用

  標簽： 分頻器

  上傳時間： 2014-11-28

  上傳用戶：ruixue198909

• 基于CC1020的射頻modem設計文檔及源代碼免費下載

  資源簡介：基于CC1020的射頻modem設計文檔及源代碼，代碼使用IAR PIC16 C語言編寫的，該語言與ANSI C兼容

  標簽： modem 1020 CC 射頻

  上傳時間： 2015-10-09

  上傳用戶：lps11188

• 一個好用的整數(shù)分頻電路 保證你喜歡 能夠實現(xiàn)對任意整數(shù)的分頻電路設計免費下載

  資源簡介：一個好用的整數(shù)分頻電路 保證你喜歡 能夠實現(xiàn)對任意整數(shù)的分頻電路設計

  標簽： 整數(shù) 分頻電路 分頻 電路設計

  上傳時間： 2013-12-24

  上傳用戶：熊少鋒

• 一個簡單的分頻器代碼,可以套用來作其他頻率的分頻免費下載

  資源簡介：一個簡單的分頻器代碼,可以套用來作其他頻率的分頻

  標簽： 分頻器 代碼 分頻 頻率

  上傳時間： 2014-06-18

  上傳用戶：330402686

• 基于VHDL的自動售貨機設計,希望對大家有點幫助免費下載

  資源簡介：基于VHDL的自動售貨機設計,希望對大家有點幫助

  標簽： VHDL 自動售貨機 家

  上傳時間： 2014-11-27

  上傳用戶：cursor