相 關(guān) 資 源

• 用VHDL語言實(shí)現(xiàn)的高速數(shù)據(jù)采集中免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的高速數(shù)據(jù)采集中，計(jì)算數(shù)據(jù)采集速度的程序

  標(biāo)簽： VHDL 語言 高速數(shù)據(jù) 采集

  上傳時(shí)間： 2016-04-28

  上傳用戶：李夢晗

• 用VHDL語言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)

  標(biāo)簽： VHDL FPGA 語言 交換機(jī)

  上傳時(shí)間： 2013-04-24

  上傳用戶：歸海惜雪

• 用VHDL語言實(shí)現(xiàn)的ARM處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的ARM處理器的標(biāo)準(zhǔn)內(nèi)核的源代碼程序，可在重用

  標(biāo)簽： VHDL ARM 語言 處理器

  上傳時(shí)間： 2013-12-11

  上傳用戶：稀世之寶039

• 用VHDL語言實(shí)現(xiàn)的控制DS18B20構(gòu)成測溫儀表的程序免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的控制DS18B20構(gòu)成測溫儀表的程序，包含了全部代碼，可顯示最高精度

  標(biāo)簽： VHDL 18B B20 DS

  上傳時(shí)間： 2015-11-04

  上傳用戶：agent

• 基于fpga和sopc的用VHDL語言編寫的EDA數(shù)據(jù)采集電路和簡易存儲(chǔ)示波器免費(fèi)下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA數(shù)據(jù)采集電路和簡易存儲(chǔ)示波器

  標(biāo)簽： fpga VHDL sopc EDA

  上傳時(shí)間： 2013-12-23

  上傳用戶：123啊

• 用VHDL語言實(shí)現(xiàn)的以09449為橋接芯片的PCI接口免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的以09449為橋接芯片的PCI接口，很高興與大家共享。

  標(biāo)簽： 09449 VHDL PCI 語言

  上傳時(shí)間： 2013-12-20

  上傳用戶：wpt

• 用VHDL語言實(shí)現(xiàn)的FFT源代碼免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的FFT源代碼，好使的程序，大家試試。QUARTUS II軟件開發(fā)

  標(biāo)簽： VHDL FFT 語言 源代碼

  上傳時(shí)間： 2014-11-27

  上傳用戶：wangchong

• 用VHDL語言實(shí)現(xiàn)的除法器免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的除法器，可以處理非整除運(yùn)算。精度0.004

  標(biāo)簽： VHDL 語言 除法器

  上傳時(shí)間： 2014-01-26

  上傳用戶：kr770906

• 用VHDL語言實(shí)現(xiàn)的中值濾波,硬件需要DE2板免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的中值濾波,硬件需要DE2板

  標(biāo)簽： VHDL DE2 語言 中值濾波

  上傳時(shí)間： 2016-08-26

  上傳用戶：youlongjian0

• 用VHDL語言實(shí)現(xiàn)的圖像傳感器TCD132D的時(shí)序驅(qū)動(dòng)代碼,時(shí)序精準(zhǔn)!免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的圖像傳感器TCD132D的時(shí)序驅(qū)動(dòng)代碼,時(shí)序精準(zhǔn)!

  標(biāo)簽： VHDL 132D TCD 132

  上傳時(shí)間： 2014-01-11

  上傳用戶：ve3344

• 這是一個(gè)用VHDL語言實(shí)現(xiàn)的非常實(shí)用的表決器免費(fèi)下載

  資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)的非常實(shí)用的表決器

  標(biāo)簽： VHDL 語言 表決器

  上傳時(shí)間： 2016-11-10

  上傳用戶：ardager

• 用VHDL語言實(shí)現(xiàn)的八個(gè)開關(guān)控制八個(gè)LED燈的亮滅免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的八個(gè)開關(guān)控制八個(gè)LED燈的亮滅，本程序經(jīng)過實(shí)驗(yàn)箱認(rèn)證，絕對(duì)可用。

  標(biāo)簽： VHDL LED 語言 開關(guān)控制

  上傳時(shí)間： 2013-11-28

  上傳用戶：894898248

• 用VHDL語言實(shí)現(xiàn)的AVR_Core,對(duì)于研究SOC很有幫助免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的AVR_Core,對(duì)于研究SOC很有幫助

  標(biāo)簽： AVR_Core VHDL SOC 語言

  上傳時(shí)間： 2014-10-30

  上傳用戶：ggwz258

• 用VHDL語言實(shí)現(xiàn)的pic16f84免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的pic16f84，研究SOC嵌入式系統(tǒng)設(shè)計(jì)很有幫助

  標(biāo)簽： VHDL 16f pic f84

  上傳時(shí)間： 2016-12-23

  上傳用戶：皇族傳媒

• 用VHDL語言實(shí)現(xiàn)的乒乓球比賽系統(tǒng).有計(jì)分免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)的乒乓球比賽系統(tǒng).有計(jì)分，裁判，發(fā)球等功能。

  標(biāo)簽： VHDL 語言 分

  上傳時(shí)間： 2014-08-24

  上傳用戶：han_zh

• 這是一個(gè)用VHDL語言實(shí)現(xiàn)的移位器免費(fèi)下載

  資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)的移位器，可以實(shí)現(xiàn)移位功能

  標(biāo)簽： VHDL 語言 移位器

  上傳時(shí)間： 2014-07-04

  上傳用戶：gxrui1991

• 這是一個(gè)用VHDL語言實(shí)現(xiàn)的比較完整的ALU,可以用作其他cPU設(shè)計(jì)的部件免費(fèi)下載

  資源簡介：這是一個(gè)用VHDL語言實(shí)現(xiàn)的比較完整的ALU,可以用作其他cPU設(shè)計(jì)的部件

  標(biāo)簽： VHDL ALU cPU 語言

  上傳時(shí)間： 2013-12-12

  上傳用戶：王楚楚

• 該程序是用VHDL語言實(shí)現(xiàn)的時(shí)鐘程序免費(fèi)下載

  資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的時(shí)鐘程序，用六個(gè)數(shù)碼管分別顯示時(shí)分秒，而且可以實(shí)現(xiàn)控制功能。

  標(biāo)簽： VHDL 程序 時(shí)鐘程序 語言

  上傳時(shí)間： 2013-12-23

  上傳用戶：2525775

• 該程序是用VHDL語言實(shí)現(xiàn)的時(shí)鐘分頻程序免費(fèi)下載

  資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的時(shí)鐘分頻程序，可以把高頻時(shí)鐘信號(hào)分成低頻時(shí)鐘信號(hào)，便于實(shí)際應(yīng)用。

  標(biāo)簽： VHDL 程序 時(shí)鐘分頻 語言

  上傳時(shí)間： 2017-08-19

  上傳用戶：wcl168881111111

• 該程序是用VHDL語言實(shí)現(xiàn)的揚(yáng)聲器程序免費(fèi)下載

  資源簡介：該程序是用VHDL語言實(shí)現(xiàn)的揚(yáng)聲器程序，可以通過不同的按鍵控制發(fā)出不同頻率的聲音。

  標(biāo)簽： VHDL 程序 揚(yáng)聲器 語言

  上傳時(shí)間： 2014-01-23

  上傳用戶：xfbs821

• 利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試免費(fèi)下載

  資源簡介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)。 本設(shè)計(jì)采用...

  標(biāo)簽： CPLD VHDL 芯片 時(shí)鐘源

  上傳時(shí)間： 2014-01-02

  上傳用戶：LIKE

• linux環(huán)境下用c語言實(shí)現(xiàn)對(duì)GPS數(shù)據(jù)的讀取和分析免費(fèi)下載

  資源簡介：linux環(huán)境下用c語言實(shí)現(xiàn)對(duì)GPS數(shù)據(jù)的讀取和分析，圖形界面用minigui實(shí)現(xiàn)，在redhat9.0系統(tǒng)中調(diào)試通過

  標(biāo)簽： linux GPS c語言 環(huán)境

  上傳時(shí)間： 2014-11-23

  上傳用戶：努力努力再努力

• 用C語言實(shí)現(xiàn)的數(shù)據(jù)挖掘經(jīng)典算法Apriori免費(fèi)下載

  資源簡介：用C語言實(shí)現(xiàn)的數(shù)據(jù)挖掘經(jīng)典算法Apriori，請(qǐng)各位大大批評(píng)指正！

  標(biāo)簽： Apriori C語言 數(shù)據(jù)挖掘 算法

  上傳時(shí)間： 2013-12-24

  上傳用戶：bruce5996

• 一個(gè)用C語言實(shí)現(xiàn)的基于cure的數(shù)據(jù)聚類源代碼。免費(fèi)下載

  資源簡介：一個(gè)用C語言實(shí)現(xiàn)的基于cure的數(shù)據(jù)聚類源代碼。

  標(biāo)簽： cure C語言 數(shù)據(jù) 聚類

  上傳時(shí)間： 2014-01-05

  上傳用戶：奇奇奔奔

• 用vc語言實(shí)現(xiàn)的數(shù)據(jù)網(wǎng)格模擬免費(fèi)下載

  資源簡介：用vc語言實(shí)現(xiàn)的數(shù)據(jù)網(wǎng)格模擬，操作的數(shù)據(jù)庫為access。vc++源代碼

  標(biāo)簽： 語言 數(shù)據(jù)網(wǎng)格 模擬

  上傳時(shí)間： 2015-09-27

  上傳用戶：1079836864

• 用VHDL語言實(shí)現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計(jì)免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)DDS直接數(shù)字頻率合成器的設(shè)計(jì)，采用正弦RAM表，可實(shí)現(xiàn)頻率可控的正弦數(shù)字信號(hào)，編譯、仿真通過。

  標(biāo)簽： VHDL DDS 語言 數(shù)字頻率合成器

  上傳時(shí)間： 2014-01-04

  上傳用戶：蟲蟲蟲蟲蟲蟲

• 用VHDL語言實(shí)現(xiàn)0--100范圍內(nèi)簡單計(jì)算器功能的源代碼免費(fèi)下載

  資源簡介：用VHDL語言實(shí)現(xiàn)0--100范圍內(nèi)簡單計(jì)算器功能的源代碼，包括加減乘除四種運(yùn)算功能

  標(biāo)簽： VHDL 100 語言 計(jì)算器

  上傳時(shí)間： 2015-11-04

  上傳用戶：bibirnovis

• 數(shù)據(jù)結(jié)構(gòu)綜合實(shí)驗(yàn)的課題,重言式,用C語言實(shí)現(xiàn)的,也是比較多人選的免費(fèi)下載

  資源簡介：數(shù)據(jù)結(jié)構(gòu)綜合實(shí)驗(yàn)的課題,重言式,用C語言實(shí)現(xiàn)的,也是比較多人選的

  標(biāo)簽： 數(shù)據(jù)結(jié)構(gòu) 實(shí)驗(yàn) C語言 比較

  上傳時(shí)間： 2015-11-14

  上傳用戶：784533221

• 用VERILOG語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過免費(fèi)下載

  資源簡介：用VERILOG語言實(shí)現(xiàn)的數(shù)據(jù)加密標(biāo)準(zhǔn)代碼,在QUARTUS5.1上仿真過

  標(biāo)簽： VERILOG QUARTUS 5.1 語言

  上傳時(shí)間： 2014-09-08

  上傳用戶：mpquest

• 由VHDL 語言實(shí)現(xiàn)的AD0809用的是KEIL環(huán)境已經(jīng)得到驗(yàn)證免費(fèi)下載

  資源簡介：由VHDL 語言實(shí)現(xiàn)的AD0809用的是KEIL環(huán)境已經(jīng)得到驗(yàn)證

  標(biāo)簽： VHDL 0809 KEIL AD

  上傳時(shí)間： 2015-12-05

  上傳用戶：ljmwh2000