相 關(guān) 資 源

• 技術(shù)分頻器。把時鐘分為奇數(shù)個免費下載

  資源簡介：技術(shù)分頻器。把時鐘分為奇數(shù)個，好像我做出來是個通用的。

  標簽： 分頻器 分 時鐘

  上傳時間： 2014-01-20

  上傳用戶：515414293

• 一個3分頻器。可進一步改裝成實際需要的分頻器使用免費下載

  資源簡介：一個3分頻器。可進一步改裝成實際需要的分頻器使用

  標簽： 分頻器

  上傳時間： 2014-11-28

  上傳用戶：ruixue198909

• 2.5分頻器。算是小數(shù)分頻的一個例子。我們以前做實驗的時候用來寫實驗報告滴~還有好多呢免費下載

  資源簡介：2.5分頻器。算是小數(shù)分頻的一個例子。我們以前做實驗的時候用來寫實驗報告滴~還有好多呢，慢慢上傳吧~

  標簽： 2.5 分頻器 小數(shù)分頻 實驗

  上傳時間： 2016-04-30

  上傳用戶：xz85592677

• verilog實現(xiàn)的奇數(shù)分頻器 針對任何規(guī)模的奇數(shù)分頻免費下載

  資源簡介：verilog實現(xiàn)的奇數(shù)分頻器 針對任何規(guī)模的奇數(shù)分頻

  標簽： verilog 分頻器 分頻 模

  上傳時間： 2017-06-19

  上傳用戶：GavinNeko

• 74LS294 74LS292分頻器免費下載

  資源簡介：數(shù)字芯片的簡單應(yīng)用有74LS294和74LS292分頻器。

  標簽： 74 LS 294 292

  上傳時間： 2013-12-27

  上傳用戶：caiguoqing

• 分頻器免費下載

  資源簡介：分頻器，用于時鐘信號的分頻及倍頻，供專業(yè)人事學習研究使用

  標簽： 分頻器

  上傳時間： 2016-09-18

  上傳用戶：caiiicc

• 好的分頻器設(shè)計程序免費下載

  資源簡介：好的分頻器設(shè)計程序，有三個，二分頻，八分頻隨便改，比較實用

  標簽： 分頻器 設(shè)計程序

  上傳時間： 2016-07-15

  上傳用戶：songyue1991

• 這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器免費下載

  資源簡介：這是用VHDL 語言編寫的參數(shù)可以直接設(shè)置的2n倍時鐘分頻器，在運用時，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調(diào)用clk_div2n.bsf。

  標簽： VHDL 語言 編寫 參數(shù)

  上傳時間： 2015-08-23

  上傳用戶：xinyuzhiqiwuwu

• 利用計數(shù)器和分頻器設(shè)計一個實時的時鐘。一共需要1個模24計數(shù)器、2個模6計數(shù)器、2個模10計數(shù)器、一個生成1Hz的分頻器和6個數(shù)碼管解碼器。最終用HEX5~HEX4顯示小時（0~23）免費下載

  資源簡介：利用計數(shù)器和分頻器設(shè)計一個實時的時鐘。一共需要1個模24計數(shù)器、2個模6計數(shù)器、2個模10計數(shù)器、一個生成1Hz的分頻器和6個數(shù)碼管解碼器。最終用HEX5~HEX4顯示小時（0~23），用HEX3~HEX2顯示分鐘（0~59），用HEX1~HEX0顯示秒鐘（0~59）。

  標簽： HEX 計數(shù)器 模 1Hz

  上傳時間： 2014-12-20

  上傳用戶：dbs012280

• VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。免費下載

  資源簡介：VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。

  標簽： VHDL 語言 分頻 模塊

  上傳時間： 2017-07-21

  上傳用戶：cylnpy

• 自己做的VHDL交通燈控制器；分頻器、信號控制器、時鐘模塊；EDA； 通過了仿真、運行。時間可以設(shè)置為隨意的兩位數(shù).免費下載

  資源簡介：自己做的VHDL交通燈控制器；分頻器、信號控制器、時鐘模塊；EDA； 通過了仿真、運行。時間可以設(shè)置為隨意的兩位數(shù).

  標簽： VHDL EDA 交通燈控制器 分頻器

  上傳時間： 2017-08-10

  上傳用戶：ghostparker

• 分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL免費下載

  資源簡介：分頻器是FPGA設(shè)計中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設(shè)計，但是，對于時鐘要求不太嚴格的設(shè)計，通過自主設(shè)計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先...

  標簽： altera FPGA PLL 分頻器

  上傳時間： 2016-06-14

  上傳用戶：wpwpwlxwlx

• 實現(xiàn)對時鐘信號的技術(shù)分頻免費下載

  資源簡介：實現(xiàn)對時鐘信號的技術(shù)分頻，程序簡單易懂，對于初學VHDL者來說，提供了一個良好的方法。

  標簽： 時鐘信號 分頻

  上傳時間： 2013-12-26

  上傳用戶：asddsd

• Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。免費下載

  資源簡介：Verilog HDL語言編寫的5分頻電路。采用兩路時鐘相邏輯作用產(chǎn)生。

  標簽： Verilog HDL 語言 編寫

  上傳時間： 2015-07-18

  上傳用戶：yulg

• 《分頻器設(shè)計》絕對好用的EDA實驗程序！已經(jīng)通過測試。VHDL語言編寫免費下載

  資源簡介：《分頻器設(shè)計》絕對好用的EDA實驗程序！已經(jīng)通過測試。VHDL語言編寫

  標簽： VHDL EDA 分頻器 實驗

  上傳時間： 2013-11-29

  上傳用戶：star_in_rain

• 本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程免費下載

  資源簡介：本文介紹了兩種分頻系數(shù)為整數(shù)或半整數(shù)的可控分頻器的設(shè)計方法。其中之一可以實現(xiàn)50％的奇數(shù)分頻。利用VHDL語言編程，并用QUARTERS||4.0進行仿真，用 FPGA 芯片實現(xiàn)。 關(guān)鍵詞：半整數(shù)，可控分頻器，VHDL, FPGA

  標簽： VHDL 分頻 整數(shù) 系數(shù)

  上傳時間： 2015-11-27

  上傳用戶：tyler

• verilog分頻器～時鐘為50hmz免費下載

  資源簡介：verilog分頻器～時鐘為50hmz，波特率采用9600bps～

  標簽： verilog hmz 50 分頻器

  上傳時間： 2013-12-27

  上傳用戶：lwwhust

• VHDL分頻器免費下載

  資源簡介：VHDL分頻器，利用分頻比較錯法，要實現(xiàn)K=324/28=8.3571428571...的分頻周期為28，18個8分頻和10個9分頻循環(huán)，所以設(shè)一個０到２7的循環(huán)計數(shù)器，每當1、4、7、10、13、16、19、22、27時進行9分頻，其他時為8分頻；為使占空比盡量接近50％，需要在每一個8或9分頻...

  標簽： VHDL 分頻器

  上傳時間： 2013-11-29

  上傳用戶：1079836864

• 數(shù)控分頻器的設(shè)計數(shù)控分頻器的功能就是當在輸入端給定不同輸入數(shù)據(jù)時免費下載

  資源簡介：數(shù)控分頻器的設(shè)計數(shù)控分頻器的功能就是當在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的，方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。

  標簽： 數(shù)控 分頻器 數(shù)據(jù) 輸入端

  上傳時間： 2016-10-13

  上傳用戶：wangzhen1990

• 主時鐘為15.36MHz的帶選通的8位輸出分頻器免費下載

  資源簡介：主時鐘為15.36MHz的帶選通的8位輸出分頻器，可得到100Hz,120Hz,1kHz,10kHz的頻率

  標簽： 15.36 MHz 主時鐘 8位

  上傳時間： 2016-11-28

  上傳用戶：lizhen9880

• 數(shù)控分頻器的設(shè)計 數(shù)控分頻器的功能就是當在輸入端給定不同輸入數(shù)據(jù)時免費下載

  資源簡介：數(shù)控分頻器的設(shè)計 數(shù)控分頻器的功能就是當在輸入端給定不同輸入數(shù)據(jù)時，將對輸入的時鐘信號有不同的分頻比，例3的數(shù)控分頻器就是用計數(shù)值可并行預(yù)置的加法計數(shù)器設(shè)計完成的，方法是將計數(shù)溢出位與預(yù)置數(shù)加載輸入信號相接即可。

  標簽： 數(shù)控 分頻器 數(shù)據(jù) 輸入端

  上傳時間： 2013-12-11

  上傳用戶：黑漆漆

• N分頻器則是一個簡單的除N 計數(shù)器。分頻器對脈沖加減電路的輸出脈沖再進行N分頻免費下載

  資源簡介：N分頻器則是一個簡單的除N 計數(shù)器。分頻器對脈沖加減電路的輸出脈沖再進行N分頻，得到整個環(huán)路的輸出信號Fout。

  標簽： N分頻 計數(shù)器 分頻器 減

  上傳時間： 2017-05-04

  上傳用戶：royzhangsz

• 此為EDA設(shè)計的分頻器模塊。可以實現(xiàn)三種不同的頻率信號免費下載

  資源簡介：此為EDA設(shè)計的分頻器模塊。可以實現(xiàn)三種不同的頻率信號，可以通過使用者自由設(shè)置頻率大小

  標簽： EDA 分頻器 模塊 頻率信號

  上傳時間： 2013-12-22

  上傳用戶：671145514

• 數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復(fù)雜,且設(shè)計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性免費下載

  資源簡介：數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復(fù)雜,且設(shè)計成 果的可修改性和可移植性都較差。基于VHDL 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預(yù)置數(shù)的加法計數(shù)器和減法計數(shù)器實現(xiàn)...

  標簽： VHDL 數(shù)控 分頻器 修改

  上傳時間： 2014-11-29

  上傳用戶：1051290259

• 分別用分頻比交錯法及累加器分頻法完成非整數(shù)分頻器設(shè)計。免費下載

  資源簡介：分別用分頻比交錯法及累加器分頻法完成非整數(shù)分頻器設(shè)計。

  標簽： 分頻 分 累加器 整數(shù)

  上傳時間： 2014-01-01

  上傳用戶：shus521

• 鍵控加/減計數(shù)器,將20MHz系統(tǒng)時鐘經(jīng)分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz免費下載

  資源簡介：鍵控加/減計數(shù)器,將20MHz系統(tǒng)時鐘經(jīng)分頻器后可得到5M、1M、100K、10K、5K、1K、10Hz、1Hz

  標簽： 100K 10K 1Hz MHz

  上傳時間： 2014-01-17

  上傳用戶：qweqweqwe

• VHDL源程序：半整數(shù)分頻器電路免費下載

  資源簡介：半整數(shù)分頻器電路的VHDL源程序，供大家學習和討論。\r\n

  標簽： VHDL 源程序 整數(shù) 分頻器

  上傳時間： 2013-09-04

  上傳用戶：fdfadfs

• HT49 MCU的可編程分頻器(PFD)使用指南免費下載

  資源簡介：HT49 MCU的可編程分頻器(PFD)使用指南 本文主要介紹 HT49 單片機可編程分頻器（PFD）的使用及注意事項。

  標簽： MCU PFD HT 49

  上傳時間： 2013-11-03

  上傳用戶：crazyer

• 這是用VHDL語言寫的32位分頻器的程序免費下載

  資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結(jié)果，歡迎使用。多指正，交流。

  標簽： VHDL 語言 分頻器 程序

  上傳時間： 2015-05-11

  上傳用戶：chenlong

• 半整數(shù)分頻器電路的VHDL源程序免費下載

  資源簡介：半整數(shù)分頻器電路的VHDL源程序，供大家學習和討論。

  標簽： VHDL 整數(shù) 分頻器 電路

  上傳時間： 2013-12-24

  上傳用戶：gxf2016