王金明編寫的《Verilog HDL程序設計教程》書中的例子原碼 - 免費下載

VHDL/FPGA/Verilog資源 文件大?。?38 K

?? 資源詳細信息

文件格式
RAR
所屬分類
上傳用戶
上傳時間
文件大小
138 K
所需積分
2 積分
推薦指數
????? (5/5)

?? 溫馨提示：本資源由用戶 zyhunicom 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。

資源簡介

王金明編寫的《Verilog HDL程序設計教程》書中的例子原碼，適合于初學者。

源碼文件列表

?? 共 49 個源碼文件 點擊文件名可在線查看源代碼

1 ??
compile.v
大小: 124 B
查看源碼
2 ??
adder16.v
大小: 205 B
查看源碼
3 ??
wave2.v
大小: 288 B
查看源碼
4 ??
voter7.v
大小: 230 B
查看源碼
5 ??
adder.v
大小: 161 B
查看源碼
6 ??
count60.v
大小: 506 B
查看源碼
7 ??
loop1.v
大小: 100 B
查看源碼
8 ??
test.v
大小: 216 B
查看源碼
9 ??
mult_for.v
大小: 256 B
查看源碼
10 ??
mux_casez.v
大小: 261 B
查看源碼
11 ??
decode4_7.v
大小: 538 B
查看源碼
12 ??
mux21_1.v
大小: 97 B
查看源碼
13 ??
alu.v
大小: 383 B
查看源碼
15 ??
block.v
大小: 129 B
查看源碼
??
溫馨提示：點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。

立即下載此資源

提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內重復下載不扣分
  • 支持斷點續傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關標簽

點擊標簽查看更多相關資源：

相關資源推薦