亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > verilog描述 23:59:59-00:00:00自減計時器 按set鍵

verilog描述 23:59:59-00:00:00自減計時器 按set鍵

  • 資源大小:3 K
  • 上傳時間: 2013-12-17
  • 上傳用戶:rentianchou
  • 資源積分:2 下載積分
  • 標(biāo)      簽: verilog set 59 00

資 源 簡 介

verilog描述 23:59:59-00:00:00自減計時器 按set鍵,進入設(shè)置,依次是反向計時,小時,分鐘,秒設(shè)置,然后有進入反向計時, 在方向計時狀態(tài),按timmer鍵,進入計時,在計時狀態(tài),按timmer可以暫停和計時切換, 暫停狀態(tài),按ADJ,直接清零,設(shè)置狀態(tài)按timmer鍵或是60秒無外部輸入信號,退出設(shè)置狀態(tài)

相 關(guān) 資 源

主站蜘蛛池模板: 肇源县| 泸定县| 福泉市| 和硕县| 神木县| 中江县| 鹤岗市| 平武县| 贵德县| 台安县| 泌阳县| 海原县| 秦皇岛市| 瑞金市| 博罗县| 射洪县| 扎赉特旗| 扎兰屯市| 天镇县| 天柱县| 孟津县| 临江市| 崇义县| 马公市| 东山县| 瓦房店市| 华坪县| 铁岭县| 张家港市| 周至县| 墨脱县| 伊宁市| 叙永县| 红安县| 商洛市| 安阳市| 高青县| 峨眉山市| 湘潭市| 美姑县| 奇台县|