本程序為模擬可校時的時鐘程序；clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進信號,slower--快退信號,hour--小時校時,min--分鐘校 時 - 免費下載
VHDL/FPGA/Verilog資源
文件大小：111 K
?? 共 1 個源碼文件 點擊文件名可在線查看源代碼
溫馨提示：點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。