亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 本程序為模擬可校時的時鐘程序;clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進信號,slower--快退信號,hour--小時校時,min--分鐘校 時

本程序為模擬可校時的時鐘程序;clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進信號,slower--快退信號,hour--小時校時,min--分鐘校 時

  • 資源大小:111 K
  • 上傳時間: 2013-12-06
  • 上傳用戶:yubo0808140725
  • 資源積分:2 下載積分
  • 標      簽: faster set_en slower 信號

資 源 簡 介

本程序為模擬可校時的時鐘程序;clk--時鐘信號,rst--清零信號,set_en--校時 使能信號,faster--快進信號,slower--快退信號,hour--小時校時,min--分鐘校 時,(hh,hl,ml,mh,sh,sl)--時,分,秒顯示信號。 校時的時候,秒清零。

相 關 資 源

主站蜘蛛池模板: 台中市| 凉城县| 巴彦淖尔市| 徐州市| 南雄市| 黔江区| 天台县| 饶平县| 长乐市| 鄱阳县| 镇安县| 永登县| 宜兰县| 平顶山市| 四子王旗| 龙口市| 林甸县| 镇康县| 彭州市| 潜山县| 即墨市| 武鸣县| 嘉黎县| 盐亭县| 新闻| 苍南县| 德兴市| 绿春县| 民和| 调兵山市| 通化市| 乌什县| 宁乡县| 准格尔旗| 贵南县| 准格尔旗| 延安市| 卓资县| 化德县| 平遥县| 孟村|