FPGA向SRAM中寫入數(shù)據(jù)(VHDL編程),包含通用fifo,sram等
資源簡(jiǎn)介:FPGA向SRAM中寫入數(shù)據(jù)(VHDL編程),包含通用fifo,SRAM等
上傳時(shí)間: 2016-08-12
上傳用戶:趙云興
資源簡(jiǎn)介:FPGA向SRAM中寫入數(shù)據(jù),VHDL編程
上傳時(shí)間: 2013-08-28
上傳用戶:zhliu007
資源簡(jiǎn)介:FPGA向SRAM中寫入數(shù)據(jù),VHDL編程
上傳時(shí)間: 2015-12-05
上傳用戶:奇奇奔奔
資源簡(jiǎn)介:介紹DSP向FLASH中寫入數(shù)據(jù)以及讀出數(shù)據(jù),以及對(duì)FLASH的初使化等操作
上傳時(shí)間: 2013-12-18
上傳用戶:lmeeworm
資源簡(jiǎn)介:串口編程控件,可以讀取串口發(fā)出的數(shù)據(jù),并且可以向串中寫入數(shù)據(jù)
上傳時(shí)間: 2013-12-18
上傳用戶:wpwpwlxwlx
資源簡(jiǎn)介:通過(guò)矩陣鍵盤向液晶1602中寫入數(shù)據(jù)(16個(gè)按鍵分別代表1234567890ABCDE其中第16個(gè)按鍵作用是清屏光標(biāo)返回)
上傳時(shí)間: 2014-01-07
上傳用戶:yepeng139
資源簡(jiǎn)介:通過(guò)VC向excel數(shù)據(jù)庫(kù)中寫入數(shù)據(jù),生成報(bào)表
上傳時(shí)間: 2016-11-27
上傳用戶:czl10052678
資源簡(jiǎn)介:從SRAM中讀取數(shù)據(jù)并顯示的VHDL源程序,了解串口通信的基本原理,了解VGA現(xiàn)實(shí)圖像的方法和原理。
上傳時(shí)間: 2017-08-04
上傳用戶:ljmwh2000
資源簡(jiǎn)介:FPGA讀SRAM中的數(shù)再傳給CY7C68013
上傳時(shí)間: 2013-08-30
上傳用戶:15070202241
資源簡(jiǎn)介:向字符串中寫數(shù)據(jù),開啟程序后,先初始化 固定一段字符串,寫入后再比較
上傳時(shí)間: 2016-07-02
上傳用戶:skfreeman
資源簡(jiǎn)介:對(duì)EXCEL讀寫進(jìn)行操作的參考資料。 對(duì)向EXCEL中寫數(shù)據(jù)做了詳細(xì)的說(shuō)明。
上傳時(shí)間: 2013-12-27
上傳用戶:牛津鞋
資源簡(jiǎn)介:USB和CPLD之間傳輸,已經(jīng)調(diào)試完成,向SRAM里寫數(shù)據(jù)后從FX2 USB GPIF 口讀出,使用EZ-USB Control Panel 讀
上傳時(shí)間: 2013-12-20
上傳用戶:zukfu
資源簡(jiǎn)介:用java寫的實(shí)現(xiàn)數(shù)據(jù)庫(kù)中表格的操作,增加刪除行和列,并向表中添加數(shù)據(jù)
上傳時(shí)間: 2013-12-30
上傳用戶:ANRAN
資源簡(jiǎn)介:FPGA讀SRAM中的數(shù)再傳給CY7C68013
上傳時(shí)間: 2013-12-28
上傳用戶:米卡
資源簡(jiǎn)介:向access中插入數(shù)據(jù),已經(jīng)將數(shù)據(jù)庫(kù)操作部分打包到insert.jsp中
上傳時(shí)間: 2016-02-27
上傳用戶:1159797854
資源簡(jiǎn)介:小巧閱讀器: MFC+ACCESS 簡(jiǎn)單的查詢,以滾動(dòng)形式顯示文字.需要自己向數(shù)據(jù)庫(kù)中加入數(shù)據(jù),以關(guān)鍵詞查詢內(nèi)容.
上傳時(shí)間: 2016-11-23
上傳用戶:sardinescn
資源簡(jiǎn)介:java中向txt中寫入信息,同時(shí)其中也包含讀信息的部分,希望能夠有所幫助!
上傳時(shí)間: 2017-06-09
上傳用戶:bruce5996
資源簡(jiǎn)介:BulkIn是FPGA向CY7C68013發(fā)送數(shù)據(jù)\r\nBulkOut是FPGA從CY7C68013接收數(shù)據(jù),可以用LED顯示\r\n
上傳時(shí)間: 2013-08-30
上傳用戶:anng
資源簡(jiǎn)介:verilog語(yǔ)言編寫的FPGA代碼。功能為pc機(jī)通過(guò)epp不斷寫數(shù)到SRAM中,然后pc發(fā)送中斷信號(hào)打斷寫過(guò)程讀取SRAM中的數(shù)據(jù)。rar包中包含epp協(xié)議,模塊文件和測(cè)試文件(test)。
上傳時(shí)間: 2013-12-17
上傳用戶:1966640071
資源簡(jiǎn)介:使用Verilog編寫的同步FIFO,可通過(guò)設(shè)置程序中的DEPTH設(shè)置FIFO的深度,F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù),\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡(jiǎn)單實(shí)用。
上傳時(shí)間: 2013-08-12
上傳用戶:ljt101007
資源簡(jiǎn)介:使用Verilog編寫的同步FIFO,可通過(guò)設(shè)置程序中的DEPTH設(shè)置FIFO的深度,F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù), FIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。本程序?qū)IFO上層操作簡(jiǎn)單實(shí)用。
上傳時(shí)間: 2017-04-08
上傳用戶:離殤
資源簡(jiǎn)介:針對(duì)主控制板上存儲(chǔ)器(SRAM) 存儲(chǔ)的數(shù)據(jù)量小和最高頻率低的情況,提出了基于SDR Sdram(同步動(dòng)態(tài)RAM) 作為主存儲(chǔ)器的LED 顯示系統(tǒng)的研究。在實(shí)驗(yàn)中,使用了現(xiàn)場(chǎng)可編程門陣列( FPGA) 來(lái)實(shí)現(xiàn)各模塊的邏輯功能。最終實(shí)現(xiàn)了對(duì)L ED 顯示屏的控制,并且一塊主控制板最大...
上傳時(shí)間: 2013-12-18
上傳用戶:c12228
資源簡(jiǎn)介:FPGA自FX2 slavefifo中讀取數(shù)據(jù),寫入至SRAM
上傳時(shí)間: 2013-08-12
上傳用戶:huang111
資源簡(jiǎn)介:簡(jiǎn)易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時(shí)基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時(shí)先分別設(shè)計(jì)各功能模塊,并調(diào)試得到正確仿真結(jié)果,然后將各個(gè)功能模塊組合起來(lái)。最后作整體仿真、...
上傳時(shí)間: 2016-03-20
上傳用戶:qq521
資源簡(jiǎn)介:絕對(duì)好用的24c02讀寫程序 從24c02的地址address中讀取一個(gè)字節(jié)數(shù)據(jù) 向24c02的address地址中寫入一字節(jié)數(shù)據(jù)info
上傳時(shí)間: 2016-06-06
上傳用戶:yangbo69
資源簡(jiǎn)介:FPGA自FX2 slavefifo中讀取數(shù)據(jù),寫入至SRAM
上傳時(shí)間: 2014-01-17
上傳用戶:rocketrevenge
資源簡(jiǎn)介:現(xiàn)場(chǎng)可編程門陣列(FPGA,F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種,它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展,設(shè)計(jì)與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來(lái)獨(dú)立承擔(dān)。系統(tǒng)設(shè)計(jì)師們更愿意自己設(shè)計(jì)專用集成電路(ASIC,Application Specific Integrate...
上傳時(shí)間: 2013-05-15
上傳用戶:shawvi
資源簡(jiǎn)介:基于FPGA的VHDL編程實(shí)現(xiàn)各種音頻信號(hào),采用的是周立功公司的fusion_startkit開發(fā)板。
上傳時(shí)間: 2013-08-08
上傳用戶:皇族傳媒
資源簡(jiǎn)介:利用actel公司的proasic3系列FPGA A3P030,VHDL編程,實(shí)現(xiàn)對(duì)LCD模塊1602C的顯示控制.已經(jīng)調(diào)試通過(guò).已經(jīng)形成模版,可以進(jìn)一步使用開發(fā).
上傳時(shí)間: 2013-08-12
上傳用戶:lwq11
資源簡(jiǎn)介:用于FPGA向DSP傳送數(shù)據(jù)的接口,在硬件上實(shí)現(xiàn)需要FPGA的IO口與DSP的地址數(shù)據(jù)線互連
上傳時(shí)間: 2013-08-24
上傳用戶:hongmo