相 關 資 源

• 使用Verilog HDL 實現AES硬體加解密免費下載

  資源簡介：使用Verilog HDL 實現AES硬體加解密

  標簽： Verilog HDL AES 加解密

  上傳時間： 2016-08-25

  上傳用戶：gdgzhym

• 如何如何使用Verilog HDL以及如何使其在FPGA開發板上實現免費下載

  資源簡介：lab1——FPGA這個文件中體統了如何如何使用Verilog HDL以及如何使其在FPGA開發板上實現

  標簽： Verilog FPGA HDL 如何使用

  上傳時間： 2013-08-18

  上傳用戶：qwe1234

• 鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用免費下載

  資源簡介：鍵盤鼠標的原代碼,用FPGA實現,使用Verilog HDL編寫,已經使用FPGA驗正過了,完全可以用

  標簽： FPGA Verilog HDL 鍵盤

  上傳時間： 2013-12-12

  上傳用戶：athjac

• 在顯示器上顯示漢字,在FPGA上實現,使用Verilog HDL 設計,完全可是直接使用免費下載

  資源簡介：在顯示器上顯示漢字,在FPGA上實現,使用Verilog HDL 設計,完全可是直接使用

  標簽： Verilog FPGA HDL 顯示器

  上傳時間： 2014-09-04

  上傳用戶：zm7516678

• 高斯喬登消去法 使用 C 程式實現 使用 C++ Builder免費下載

  資源簡介：高斯喬登消去法 使用 C 程式實現 使用 C++ Builder

  標簽： Builder 高斯 程式

  上傳時間： 2014-01-19

  上傳用戶：ZJX5201314

• 利用VB與VC程式整合開發實現影像物體分類辨識的PLC輸送帶系統免費下載

  資源簡介：利用VB與VC程式整合開發實現影像物體分類辨識的PLC輸送帶系統

  標簽： PLC 程式 分 系統

  上傳時間： 2016-04-26

  上傳用戶：kr770906

• 本程序（狀態機）使用Verilog HDL語言編寫免費下載

  資源簡介：本程序（狀態機）使用Verilog HDL語言編寫，并通過QuestaSim仿真。

  標簽： Verilog HDL 程序 狀態

  上傳時間： 2013-12-26

  上傳用戶：894898248

• lab1——FPGA這個文件中體統了如何如何使用Verilog HDL以及如何使其在FPGA開發板上實現免費下載

  資源簡介：lab1——FPGA這個文件中體統了如何如何使用Verilog HDL以及如何使其在FPGA開發板上實現

  標簽： FPGA Verilog lab1 HDL

  上傳時間： 2014-10-29

  上傳用戶：stella2015

• 這個文件中使用Verilog HDL簡單的利用基本運算實現了微型的cpu設計開發過程免費下載

  資源簡介：這個文件中使用Verilog HDL簡單的利用基本運算實現了微型的cpu設計開發過程

  標簽： Verilog HDL cpu 運算

  上傳時間： 2016-08-24

  上傳用戶：hgy9473

• 移位運算器SHIFTER 使用Verilog HDL 語言編寫免費下載

  資源簡介：移位運算器SHIFTER 使用Verilog HDL 語言編寫，其輸入輸出端分別與鍵盤/顯示器LED 連接。移位運算器是時序電路，在J鐘信號到來時狀態產生變化， CLK 為其時鐘脈沖。由S0、S1 、M 控制移位運算的功能狀態，具有數據裝入、數據保持、循環右移、帶進位循環右移，...

  標簽： SHIFTER Verilog HDL 移位

  上傳時間： 2014-01-16

  上傳用戶：wys0120

• 用Verilog HDL產生正弦階梯波。加da即可輸出正弦波免費下載

  資源簡介：用Verilog HDL產生正弦階梯波。加da即可輸出正弦波

  標簽： Verilog HDL 正弦 輸出

  上傳時間： 2014-01-17

  上傳用戶：wkchong

• 目前程序中使用的多種數法的源代碼,帶加解密例子免費下載

  資源簡介：目前程序中使用的多種數法的源代碼,帶加解密例子

  標簽： 程序 源代碼 加解密

  上傳時間： 2013-11-25

  上傳用戶：924484786

• 使用BigInteger類實現,實現了RSA的加解密免費下載

  資源簡介：使用BigInteger類實現,實現了RSA的加解密

  標簽： BigInteger RSA 加解密

  上傳時間： 2013-12-22

  上傳用戶：熊少鋒

• 本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運輸的實施一起為連續輸入資料減少資免費下載

  資源簡介：本文提出一個根值4 蝴蝶元素使用(m, n) - 櫃臺減少硬體複雜, 延遲時間, 和電力消費被介入在使用常規加法器。並且一臺修改過的換向器為FFT 算法被描述與用管道運輸的實施一起為連續輸入資料減少資料記憶要求。

  標簽： FFT 元素 修改 加法器

  上傳時間： 2015-12-04

  上傳用戶：541657925

• 使用硬體描述語言HDL 設計硬體電路免費下載

  資源簡介：使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。

  標簽： HDL

  上傳時間： 2014-01-22

  上傳用戶：cxl274287265

• SAP-1的硬體描述語言(使用Verilog語言)免費下載

  資源簡介：SAP-1的硬體描述語言(使用Verilog語言)

  標簽： Verilog SAP

  上傳時間： 2016-10-28

  上傳用戶：asdkin

• 針對通訊中的dsb系統做硬體模擬的實現與驗證希忘的大家有一定的幫助謝謝免費下載

  資源簡介：針對通訊中的dsb系統做硬體模擬的實現與驗證希忘的大家有一定的幫助謝謝

  標簽： dsb 系統 模 家

  上傳時間： 2016-11-11

  上傳用戶：fanboynet

• 通過Verilog HDL語言使用CPLD連接PS2鍵盤免費下載

  資源簡介：通過Verilog HDL語言使用CPLD連接PS2鍵盤.

  標簽： Verilog CPLD HDL PS2

  上傳時間： 2013-08-21

  上傳用戶：1583060504

• 這個程序列使用一些小技巧來讀取一個手寫板的數據。這個手寫板是從市面上買回來的﹐沒有修改任何硬體﹐只須接上主機﹐啟動程式﹐用手寫板書寫﹐這個程序就會顯示從手寫板上輸出的數據免費下載

  資源簡介：這個程序列使用一些小技巧來讀取一個手寫板的數據。這個手寫板是從市面上買回來的﹐沒有修改任何硬體﹐只須接上主機﹐啟動程式﹐用手寫板書寫﹐這個程序就會顯示從手寫板上輸出的數據

  標簽： 程序 修改 程式

  上傳時間： 2015-04-26

  上傳用戶：cjf0304

• 完整的jpeg encoder Verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路免費下載

  資源簡介：完整的jpeg encoder Verilog code,DCT部分採用1991 IEEE transection paper,利用skew circular convolution來實現精簡電路

  標簽： convolution transection circular encoder

  上傳時間： 2014-01-20

  上傳用戶：waizhang

• 使用FPGA控制蜂鳴器的程序,用Verilog HDL設計,可以是蜂鳴器發出各種不同的聲音免費下載

  資源簡介：使用FPGA控制蜂鳴器的程序,用Verilog HDL設計,可以是蜂鳴器發出各種不同的聲音

  標簽： Verilog FPGA HDL 蜂鳴器

  上傳時間： 2013-12-21

  上傳用戶：wendy15

• 第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL免費下載

  資源簡介：第一章 數字信號處理、計算、程序、 算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯

  標簽： Verilog HDL 數字信號處理 基本概念

  上傳時間： 2014-01-27

  上傳用戶：sclyutian

• 基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用免費下載

  資源簡介：基于Verilog-HDL的硬件電路的實現 9.3 脈沖計數與顯示 　　9.3.1 脈沖計數器的工作原理 　　9.3.2 計數模塊的設計與實現 　　9.3.3 parameter的使用方法 　　9.3.4 repeat循環語句的使用方法 　　9.3.5 系統函數$random的使用方法 　　9.3.6 脈...

  標簽： Verilog-HDL parameter 9.3 硬件電路

  上傳時間： 2013-12-14

  上傳用戶：jeffery

• AES算法的Verilog HDL實現免費下載

  資源簡介：AES算法的Verilog HDL實現，供給大家作為參考 。

  標簽： Verilog AES HDL 算法

  上傳時間： 2013-12-18

  上傳用戶：gundan

• Lwip協議與設計實現[繁] 修改自 簡體版本 修改常用語 等 以方便繁體網友 [chao chi]免費下載

  資源簡介：Lwip協議與設計實現[繁] 修改自 簡體版本 修改常用語 等 以方便繁體網友 [chao chi]

  標簽： Lwip chao chi 修改

  上傳時間： 2015-11-01

  上傳用戶：xuan‘nian

• Verilog HDL語言在FPGA實現中的存儲器的使用詳細說明免費下載

  資源簡介：Verilog HDL語言在FPGA實現中的存儲器的使用詳細說明

  標簽： Verilog FPGA HDL 語言

  上傳時間： 2014-10-14

  上傳用戶：litianchu

• 從算法設計到硬線邏輯的實現 Verilog HDL牛人編寫的有關經典書籍免費下載

  資源簡介：從算法設計到硬線邏輯的實現 Verilog HDL牛人編寫的有關經典書籍，其中包含很多例子

  標簽： Verilog HDL 算法設計 書籍

  上傳時間： 2013-12-03

  上傳用戶：R50974

• 用Verilog HDL寫的數字時鐘,已經在開發板上驗證過的,絕對原創,使用數碼管進行顯示!免費下載

  資源簡介：用Verilog HDL寫的數字時鐘,已經在開發板上驗證過的,絕對原創,使用數碼管進行顯示!

  標簽： Verilog HDL 數字時鐘 開發板

  上傳時間： 2013-12-03

  上傳用戶：lnnn30

• 使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)免費下載

  資源簡介：使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)

  標簽： WiMax FPGA OFDM VHDL

  上傳時間： 2016-01-22

  上傳用戶：zhuyibin

• 第一章 數字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型免費下載

  資源簡介：第一章 數字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯 第七章...

  標簽： Verilog HDL 數字信號處理 基本概念

  上傳時間： 2016-02-08

  上傳用戶：ardager