(2,1,9)卷積編解碼器,譯碼部分采用Vitebi譯碼算法,設計使用Verilog HDL語言,在Modelsim平臺下仿真通過
關注B站賬號,站內消息自動回復給您下載驗證碼。
前往 B站:半導體科技觀察
蟲蟲下載站版權所有 京ICP備2021023401號-1