亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > (2,1,9)卷積編解碼器

(2,1,9)卷積編解碼器

  • 資源大小:11 K
  • 上傳時間: 2013-12-17
  • 上傳用戶:granite518
  • 資源積分:2 下載積分
  • 標      簽: 卷積 編解碼器

資 源 簡 介

(2,1,9)卷積編解碼器,譯碼部分采用Vitebi譯碼算法,設計使用Verilog HDL語言,在Modelsim平臺下仿真通過

相 關 資 源

您 可 能 感 興 趣 的

主站蜘蛛池模板: 上犹县| 乐山市| 蓬莱市| 鹤壁市| 全州县| 平南县| 谢通门县| 信宜市| 布尔津县| 昌乐县| 买车| 依安县| 双江| 原平市| 乐东| 麻栗坡县| 富民县| 兴安盟| 乐业县| 盱眙县| 屏东县| 张家港市| 天等县| 广州市| 丘北县| 建湖县| 太保市| 阿克陶县| 景宁| 永川市| 安丘市| 武清区| 同心县| 罗田县| 泰安市| 九江市| 通海县| 北碚区| 平邑县| 嫩江县| 南京市|