亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 介紹了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 語言實現多位二進 制碼轉換成8421BCD 碼的原理、設計思路和軟件實現。

介紹了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 語言實現多位二進 制碼轉換成8421BCD 碼的原理、設計思路和軟件實現。

  • 資源大小:227 K
  • 上傳時間: 2016-11-03
  • 上傳用戶:hcwlxhyq
  • 資源積分:2 下載積分
  • 標      簽: Altera 8421 CPLD VHDL

資 源 簡 介

介紹了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 語言實現多位二進 制碼轉換成8421BCD 碼的原理、設計思路和軟件實現。

相 關 資 源

主站蜘蛛池模板: 中方县| 徐州市| 屯昌县| 天峨县| 广州市| 手机| 新闻| 三门县| 宁都县| 竹溪县| 肥东县| 峨山| 益阳市| 新宁县| 白玉县| 宜宾县| 肥乡县| 天全县| 泰兴市| 静宁县| 宁德市| 石首市| 汉川市| 资阳市| 体育| 东宁县| 桐柏县| 凤阳县| 屏南县| 松江区| 赤峰市| 淮南市| 讷河市| 诸暨市| 勐海县| 南靖县| 体育| 龙海市| 浠水县| 罗甸县| 泰和县|