亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘

設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘

  • 資源大小:417 K
  • 上傳時間: 2013-12-09
  • 上傳用戶:granite518
  • 資源積分:2 下載積分
  • 標      簽: 計時 數字

資 源 簡 介

設計一個能進行時、分、秒計時的十二小時制或二十四小時制的數字鐘,并具有定時與鬧鐘功能,能在設定的時間發出鬧鈴音,能非常方便地對小時、分鐘和秒進行手動調節以校準時間,每逢整點,產生報時音報時。 實驗平臺: 1. 一臺PC機; 2. MAX+PLUSII10.1。 Verilog HDL語言實現,還有完整的實驗報告

相 關 資 源

主站蜘蛛池模板: 花莲县| 平陆县| 莱阳市| 建水县| 嘉祥县| 铁岭县| 中宁县| 大姚县| 海淀区| 红原县| 辉南县| 教育| 武夷山市| 车致| 黄梅县| 灵武市| 浦江县| 鄄城县| 福清市| 平潭县| 申扎县| 玉山县| 达州市| 绍兴县| 健康| 三门县| 富锦市| 阜新市| 扎赉特旗| 巴楚县| 马龙县| 新龙县| 石屏县| 崇文区| 外汇| 靖远县| 嘉峪关市| 思茅市| 屏山县| 宝丰县| 玉树县|