這個并串轉換代碼是依靠同步狀態機來實現其控制的。其實并串轉換在實際的電路中使用還是比較多的 - 免費下載

VHDL/FPGA/Verilog資源 文件大?。? K

?? 資源詳細信息

文件格式
RAR
所屬分類
上傳用戶
上傳時間
文件大小
8 K
所需積分
2 積分
推薦指數
????? (5/5)

?? 溫馨提示：本資源由用戶 shanon 上傳分享，僅供學習交流使用。如有侵權，請聯系我們刪除。

資源簡介

這個并串轉換代碼是依靠同步狀態機來實現其控制的。其實并串轉換在實際的電路中使用還是比較多的，尤其在通信線路方面的復用和分解方面，原理上就是一個串并轉換和并串轉換的過程。舉個簡單的例子，計算機串口發送數據的過程，如果滿足發送條件了，其實就是一個并串轉換的過程了。好了，廢話不說，看代碼就是。 寫完一看，一個并串轉換居然搞了這么大，有點失敗。但是整個代碼已經通過了后仿真，而且思路還是比較清楚的，可靠性和穩定性方面也應該沒有問題滴，呵呵。不過說老實話，里面有些信號是確實可以去掉的，不過后來就懶得改了。如果誰想要實際的工程中用的話可以改一下。

源碼文件列表

?? 共 1 個源碼文件 點擊文件名可在線查看源代碼

??
溫馨提示：點擊文件名或"查看源碼"按鈕可在線瀏覽源代碼，支持語法高亮顯示。

立即下載此資源

提示：下載后請用壓縮軟件解壓，推薦使用 WinRAR 或 7-Zip

資源說明

?? 下載說明

  • 下載需消耗 2積分
  • 24小時內重復下載不扣分
  • 支持斷點續傳
  • 資源永久有效

?? 使用說明

  • 下載后用解壓軟件解壓
  • 推薦 WinRAR 或 7-Zip
  • 如有密碼請查看說明
  • 解壓后即可使用

?? 積分獲取

  • 上傳資源獲得積分
  • 每日簽到免費領取
  • 邀請好友注冊獎勵
  • 查看詳情 →

相關標簽

點擊標簽查看更多相關資源：

相關資源推薦