設計并調試好一個能產生”梁祝”曲子的音樂發生器，并用EDA實驗開發系統（擬采用的實驗芯片的型號可選Altera的MAX7000系列的 EPM7128 CPLD ，FLEX10K系列的EPF10K10LC84-3 FPGA， ACEX1K系列的 EP1K30 FPGA，Xinlinx 的XC9500系列的XC95108 CPLD，Lattice的ispLSI1000系列的1032E CPLD）進行硬件驗證。 設計思路 根據系統提供的時鐘源引入一個12MHZ時鐘的基準頻率，對其進行各種分頻系數的分頻，產生符合某一音樂的頻率，然后再引入4HZ的時鐘為音樂的節拍控制，最后通過揚聲器放出來。

點擊標簽查看更多相關資源：