相 關(guān) 資 源

• verilog PLL的代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog PLL的代碼，和PLL 的功能介紹，希望能通過，只是簡(jiǎn)單了點(diǎn)

  標(biāo)簽： verilog PLL 代碼

  上傳時(shí)間： 2013-12-17

  上傳用戶：愛死愛死

• 有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。免費(fèi)下載

  資源簡(jiǎn)介：有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。

  標(biāo)簽： verilog VGA 硬件實(shí)現(xiàn) 代碼

  上傳時(shí)間： 2013-08-18

  上傳用戶：ghostparker

• verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制免費(fèi)下載

  資源簡(jiǎn)介：verilog HDL 程序 雙路脈沖發(fā)生器的代碼 包含了鍵盤控制，LED顯示，脈沖發(fā)生，脈沖頻率測(cè)量模塊 是我自己寫得，希望能對(duì)你有幫助，有問題可以mail：shaojunwu1@163.com

  標(biāo)簽： verilog HDL 程序 代碼

  上傳時(shí)間： 2015-04-26

  上傳用戶：wpt

• 一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用verilog編寫的免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)非常簡(jiǎn)單的cpu設(shè)計(jì)的原代碼,是用verilog編寫的

  標(biāo)簽： verilog cpu 代碼 編寫

  上傳時(shí)間： 2014-12-08

  上傳用戶：siguazgb

• 此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).免費(fèi)下載

  資源簡(jiǎn)介：此代碼是用verilog實(shí)現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 修改

  上傳時(shí)間： 2014-01-20

  上傳用戶：zhichenglu

• 這是一組verilog的代碼小程序免費(fèi)下載

  資源簡(jiǎn)介：這是一組verilog的代碼小程序，適合新手練習(xí)使用．

  標(biāo)簽： verilog 代碼 程序

  上傳時(shí)間： 2015-08-19

  上傳用戶：dsgkjgkjg

• 一個(gè)關(guān)于MEMORY設(shè)計(jì)的原代碼,使用verilog編寫的 希望對(duì)大家有些幫助免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)關(guān)于MEMORY設(shè)計(jì)的原代碼,使用verilog編寫的 希望對(duì)大家有些幫助

  標(biāo)簽： verilog MEMORY 代碼 編寫

  上傳時(shí)間： 2013-12-24

  上傳用戶：change0329

• 這是我下的一個(gè)用verilog實(shí)現(xiàn)的除法代碼免費(fèi)下載

  資源簡(jiǎn)介：這是我下的一個(gè)用verilog實(shí)現(xiàn)的除法代碼

  標(biāo)簽： verilog 除法 代碼

  上傳時(shí)間： 2015-10-01

  上傳用戶：zhuoying119

• 這是一個(gè)用verilog實(shí)現(xiàn)的除法器代碼。免費(fèi)下載

  資源簡(jiǎn)介：這是一個(gè)用verilog實(shí)現(xiàn)的除法器代碼。

  標(biāo)簽： verilog 除法器 代碼

  上傳時(shí)間： 2013-12-28

  上傳用戶：wmwai1314

• 該代碼中有不少關(guān)于學(xué)習(xí)verilog HDL的例子,對(duì)初學(xué)者有幫助免費(fèi)下載

  資源簡(jiǎn)介：該代碼中有不少關(guān)于學(xué)習(xí)verilog HDL的例子,對(duì)初學(xué)者有幫助

  標(biāo)簽： verilog HDL 代碼 初學(xué)者

  上傳時(shí)間： 2013-12-19

  上傳用戶：asdkin

• IIC主設(shè)備的代碼實(shí)現(xiàn)（verilog),從設(shè)備模型免費(fèi)下載

  資源簡(jiǎn)介：IIC主設(shè)備的代碼實(shí)現(xiàn)（verilog),從設(shè)備模型

  標(biāo)簽： verilog IIC 設(shè)備 代碼

  上傳時(shí)間： 2014-01-11

  上傳用戶：yph853211

• 其中給出了許多verilog中常用的代碼免費(fèi)下載

  資源簡(jiǎn)介：其中給出了許多verilog中常用的代碼，并且給出了測(cè)試模塊

  標(biāo)簽： verilog 代碼

  上傳時(shí)間： 2013-12-03

  上傳用戶：ggwz258

• 24C01A的verilog HDL仿真代碼免費(fèi)下載

  資源簡(jiǎn)介：24C01A的verilog HDL仿真代碼，用于I2C接口模塊的測(cè)試，由北京郵電大學(xué)《verilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫

  標(biāo)簽： verilog 24C01A HDL 仿真

  上傳時(shí)間： 2016-03-03

  上傳用戶：jkhjkh1982

• verilog編寫的watchdog代碼!請(qǐng)參考！免費(fèi)下載

  資源簡(jiǎn)介：verilog編寫的watchdog代碼!請(qǐng)參考！

  標(biāo)簽： watchdog verilog 編寫 代碼

  上傳時(shí)間： 2014-01-06

  上傳用戶：xuan‘nian

• verilog實(shí)現(xiàn)的異步UART代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的異步UART代碼，包括發(fā)送模塊、接收模塊，波特率可配置，另附PC機(jī)的c代碼

  標(biāo)簽： verilog UART 代碼

  上傳時(shí)間： 2016-05-11

  上傳用戶：wxhwjf

• 給大家一些關(guān)于verilog方面的學(xué)習(xí)以及練習(xí)的資料 主要是代碼 希望大家喜歡免費(fèi)下載

  資源簡(jiǎn)介：給大家一些關(guān)于verilog方面的學(xué)習(xí)以及練習(xí)的資料 主要是代碼 希望大家喜歡

  標(biāo)簽： verilog 家 代碼 方面

  上傳時(shí)間： 2016-05-27

  上傳用戶：JasonC

• verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog實(shí)現(xiàn)的以太網(wǎng)接口源程序代碼

  標(biāo)簽： verilog 以太網(wǎng)接口 代碼 源程序

  上傳時(shí)間： 2016-06-13

  上傳用戶：manking0408

• 代碼為verilog編寫的流水等程序免費(fèi)下載

  資源簡(jiǎn)介：代碼為verilog編寫的流水等程序，已在quartuous6.0上編譯仿真通過，下載入電路板已實(shí)現(xiàn)

  標(biāo)簽： verilog 代碼 編寫 程序

  上傳時(shí)間： 2016-07-11

  上傳用戶：wfeel

• 包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合免費(fèi)下載

  資源簡(jiǎn)介：包含了四位計(jì)數(shù)器等基本數(shù)字模塊的的verilog HDL程序代碼,該功能實(shí)現(xiàn),可以直接利用DC進(jìn)行綜合,得到硬件電路,亦能夠轉(zhuǎn)換成VHDL語言進(jìn)行綜合

  標(biāo)簽： verilog VHDL HDL 計(jì)數(shù)器

  上傳時(shí)間： 2013-12-19

  上傳用戶：hopy

• 有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。免費(fèi)下載

  資源簡(jiǎn)介：有關(guān)verilog的硬件實(shí)現(xiàn)VGA設(shè)計(jì)的代碼。

  標(biāo)簽： verilog VGA 硬件實(shí)現(xiàn) 代碼

  上傳時(shí)間： 2016-09-05

  上傳用戶：lijinchuan

• I2C verilog 源代碼 非常好的代碼免費(fèi)下載

  資源簡(jiǎn)介：I2C verilog 源代碼 非常好的代碼，大家可以

  標(biāo)簽： verilog I2C 源代碼 代碼

  上傳時(shí)間： 2013-12-30

  上傳用戶：baiom

• verilog 編寫基于SRAM(CY7C1041)的代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫基于SRAM(CY7C1041)的代碼

  標(biāo)簽： verilog C1041 SRAM 1041

  上傳時(shí)間： 2016-10-05

  上傳用戶：ryb

• 用verilog寫的對(duì)OCMJ2X8液晶模塊控制代碼免費(fèi)下載

  資源簡(jiǎn)介：用verilog寫的對(duì)OCMJ2X8液晶模塊控制代碼，顯示漢字和數(shù)字

  標(biāo)簽： verilog OCMJ2X8 液晶模塊 控制

  上傳時(shí)間： 2013-12-16

  上傳用戶：VRMMO

• verilog-RISC CPU 代碼 實(shí)現(xiàn)了簡(jiǎn)單的RISC cpu免費(fèi)下載

  資源簡(jiǎn)介：verilog-RISC CPU 代碼 實(shí)現(xiàn)了簡(jiǎn)單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計(jì)方法。該程序通過了modelsim仿真驗(yàn)證。 北航

  標(biāo)簽： verilog-RISC RISC CPU cpu

  上傳時(shí)間： 2016-12-25

  上傳用戶：han_zh

• 代碼風(fēng)格有兩層含義：其一是verilog的代碼書寫習(xí)慣；另一個(gè)則是對(duì)于一特定電路免費(fèi)下載

  資源簡(jiǎn)介：代碼風(fēng)格有兩層含義：其一是verilog的代碼書寫習(xí)慣；另一個(gè)則是對(duì)于一特定電路，用哪一種形式的語言描述，才能將電路描述得更準(zhǔn)確，綜合以后產(chǎn)生的電路更為合理

  標(biāo)簽： verilog 代碼 電路

  上傳時(shí)間： 2013-12-23

  上傳用戶：

• verilog 編寫的tiny cpu 代碼免費(fèi)下載

  資源簡(jiǎn)介：verilog 編寫的tiny cpu 代碼，可實(shí)現(xiàn)簡(jiǎn)單的指令和計(jì)算

  標(biāo)簽： verilog tiny cpu 編寫

  上傳時(shí)間： 2017-02-03

  上傳用戶：lijianyu172

• 一個(gè)verilog寫的控制LED的FPGA的代碼。免費(fèi)下載

  資源簡(jiǎn)介：一個(gè)verilog寫的控制LED的FPGA的代碼。

  標(biāo)簽： verilog FPGA LED 控制

  上傳時(shí)間： 2017-03-02

  上傳用戶：妄想演繹師

• Uart verilog 代碼 可綜合 很好的代碼免費(fèi)下載

  資源簡(jiǎn)介：Uart verilog 代碼 可綜合 很好的代碼

  標(biāo)簽： verilog Uart 代碼

  上傳時(shí)間： 2017-03-11

  上傳用戶：a6697238

• 基于verilog HDL的SPI代碼免費(fèi)下載

  資源簡(jiǎn)介：基于verilog HDL的SPI代碼，可在FPGA上實(shí)現(xiàn)SPI接口，請(qǐng)大家參考

  標(biāo)簽： verilog HDL SPI 代碼

  上傳時(shí)間： 2017-05-24

  上傳用戶：www240697738

• verilog寫的內(nèi)存控制器代碼. 很好,很容易看懂免費(fèi)下載

  資源簡(jiǎn)介：verilog寫的內(nèi)存控制器代碼. 很好,很容易看懂

  標(biāo)簽： verilog 內(nèi)存控制器 代碼

  上傳時(shí)間： 2017-06-14

  上傳用戶：exxxds